论文部分内容阅读
采用上华0.6μm DPDM CMOS工艺,设计实现了一种基于片上系统应用的低功耗、高增益Rail-to-Rail运算放大器IP核.基于BSIM3V3 Spice模型,采用Hspice对整个电路进行仿真,在5V的单电源电压工作条件下,直流开环增益达到l07.8dB,相位裕度为62.4°,单位增益带宽为4.3MHz,功耗只有0.34mW.