论文部分内容阅读
基于矩阵乘法的高斯消元法提出了一种通用的LDPC编码器结构，该结构使用移位寄存器和简单的选线实现了复杂的矩阵向量相乘运算并且不需要存储庞大的校验矩阵。然后根据IEEE802．16e标准中对校验矩阵的定义，利用FPGA实现了编码器的硬件结构，并且由仿真结果可知这种LDPC编码器结构降低了逻辑资源开销，提高了编码速度。