论文部分内容阅读
【摘要】 针对通信系统中，通信双方相对运动而产生的载波频偏对接收端解调的影响，本文寻找了一种PSK正交解调频偏纠正算法来进行弥补，通过该算法的理论概述和FPGA中的实现总结，并通过某数据链传输系统的工程实践进了验证。该纠正算法在大大降低载波频率偏差对数据传输系统中误码率影响的同时，还因为其适合进行FPGA硬件实现，在相关通信系统工程实践中可进行推广。
【关键词】 PSK解调 频偏纠正
引言：
PSK调制是一种广泛应用的相位调制方式。在硬件实现中，因为非相干解调不需要载波同步，其运算量较小，在硬件系统或是FPGA中易于实现，但其抗频偏的性能相对较弱。另外，多数通信系统中的通信双方会进行相对运动，导致接收信号存在一定的频率偏差，只有估计并纠正该频率偏差，才能进行正常的解调[1]。本文在上述背景下，讨论了一种基于正交解调的PSK频偏纠正算法，并在Xilinx FPGA芯片xc7z045ffg900-2中进行了算法的硬件实现，在某数据链传输系统中验证了该算法的抗頻偏能力。
一、频偏纠正算法
系统中接收信号经AD采样数字化后的PSK信号如式（1）所示[2]：
其中，fc为发射端载波频率;g（t-kTs）表示信道传输以及接收通道滤波后的脉冲函数;Ts为基带数据编码周期;为初始相位;为第k个数据的调制相位，其与PSK调制进制相关。
现假设接收端本地载波与fc的频率偏差为，在接收端进行数字下变频和基带滤波后的IQ信号如式（2）（3）所示：
通过构造两个正交表达式，命名为点积运算dot（k）和叉积运算cross（k），如式（4）（5）所示：
由式（6）（7）结合三角函数的正交特性可得，dot（k）和cross（k）相互正交成立，可映射到星座图的同向分量和正交分量。
由于收发端载波频率的偏差，其在星座图中对应一定角度的范围，如式（8）所示：
其中，Rs表示基带编码码速率。只要载波的频率偏差角度保持在特定的范围内，我们就可以通过上述正交解调的算法将其基带码片数据判决出来。假设M个相位调制的PSK在星座图上相位差为，则只需满足式（8）便可对基带码进行判断[3]，于是有：
通过式（10）可看出，基带码速率Rs越大，PSK调制进制M越小，其对应的收发端载波频率偏差纠正的能力就越强。
二、FPGA实现方法
通过上述PSK正交解调频偏纠正算法，我们可以在FPGA内部将其进行各个功能模块进行划分，现归纳如下：
1.ADC采样数据同步模块，负责将ADC传输给FPGA的数据按芯片要求的时序进行bit位组合，并将数据从ADC的NCO时钟域同步到FPGA内部的系统处理时钟域上。
2.数字下变频、滤波模块，负责将中频数字信号通过DDS IP核产生的本地载波进行混频，通过FIR模块进行低通滤波，得到基带IQ信号。
3.正交变换模块，将基带IQ信号按式（4）（5）进行正交变换，输出点积运算结果dot和叉积运算结果cross。其关键实现代码如图1所示。
4.解差分模块，若发送端是PSK编码，需要对dot或者cross进行解差分操作。若发送端已是差分PSK编码，则不需要进行该步骤。
5.基带解码模块，直接判断上一模块的数据流符号，便可得到数据基带编码符号数据流，从而实现信号的解调。
FPGA算法实现架构框图如图2所示。
在作者参与的某数据链传输项目中，使用Xilinx Zynq 7000的xc7z045ffg900-2芯片，通过Vivado EDA软件搭建的频偏纠正算法设计Block如图3所示。
该项目中，接收机输出BPSK调制中频信号频率为512MHz，基带编码码速率为1Mbps，ADC使用AD9625采样率配置为2048MHz，通过JESD204B链路同时输出16相的采样数据给FPGA，其算法实现仿真如图4所示。
经过数据链传输项目的系统测试，在接收端在输出中频信号电平大于ADC采样灵敏度10dB以上，传输数据误码率小于5%以下的条件内，常规BPSK抗载波频偏为50kHz左右，而采用正交解调频偏纠正算法抗频偏能力达到400kHz的水平，大大减少了频率偏差对系统解调带来的影响。
三、结束语
本文针对PSK正交解调频偏纠正算法，概述了其理论原理，并在FPGA中进行了算法实现。在某数据链传输项目中，采用BPSK调制，基带码速率为1Mbps的情况下，使用正交解调频偏纠正算法能纠正的频率偏差在400kHz的水平，与算法理论计算值较为接近。通过上述工作，验证了该频偏纠正算法可大大降低载波频率偏差对数据传输系统的误码率影响的同时，因为其适合进行硬件实现，在相关通信系统工程实践中可进行推广。
参 考 文 献
[1]田甜，朱立东，黄长文等. 8PSK/16APSK 信号的频偏估计及误比特率分析[J]. 太赫兹科学与电子信息学报，2018，，16（5）：802-806.
[2]曹志刚，钱亚生. 现代通信原理[M]. 北京：清华大学出版社，1992：281-292.
[3]温志津，王甲峰. PSK非相干差分解调[J]. 通信技术，2009，42（9）：12-15.
【关键词】 PSK解调 频偏纠正
引言：
PSK调制是一种广泛应用的相位调制方式。在硬件实现中，因为非相干解调不需要载波同步，其运算量较小，在硬件系统或是FPGA中易于实现，但其抗频偏的性能相对较弱。另外，多数通信系统中的通信双方会进行相对运动，导致接收信号存在一定的频率偏差，只有估计并纠正该频率偏差，才能进行正常的解调[1]。本文在上述背景下，讨论了一种基于正交解调的PSK频偏纠正算法，并在Xilinx FPGA芯片xc7z045ffg900-2中进行了算法的硬件实现，在某数据链传输系统中验证了该算法的抗頻偏能力。
一、频偏纠正算法
系统中接收信号经AD采样数字化后的PSK信号如式（1）所示[2]：
其中，fc为发射端载波频率;g（t-kTs）表示信道传输以及接收通道滤波后的脉冲函数;Ts为基带数据编码周期;为初始相位;为第k个数据的调制相位，其与PSK调制进制相关。
现假设接收端本地载波与fc的频率偏差为，在接收端进行数字下变频和基带滤波后的IQ信号如式（2）（3）所示：
通过构造两个正交表达式，命名为点积运算dot（k）和叉积运算cross（k），如式（4）（5）所示：
由式（6）（7）结合三角函数的正交特性可得，dot（k）和cross（k）相互正交成立，可映射到星座图的同向分量和正交分量。
由于收发端载波频率的偏差，其在星座图中对应一定角度的范围，如式（8）所示：
其中，Rs表示基带编码码速率。只要载波的频率偏差角度保持在特定的范围内，我们就可以通过上述正交解调的算法将其基带码片数据判决出来。假设M个相位调制的PSK在星座图上相位差为，则只需满足式（8）便可对基带码进行判断[3]，于是有：
通过式（10）可看出，基带码速率Rs越大，PSK调制进制M越小，其对应的收发端载波频率偏差纠正的能力就越强。
二、FPGA实现方法
通过上述PSK正交解调频偏纠正算法，我们可以在FPGA内部将其进行各个功能模块进行划分，现归纳如下：
1.ADC采样数据同步模块，负责将ADC传输给FPGA的数据按芯片要求的时序进行bit位组合，并将数据从ADC的NCO时钟域同步到FPGA内部的系统处理时钟域上。
2.数字下变频、滤波模块，负责将中频数字信号通过DDS IP核产生的本地载波进行混频，通过FIR模块进行低通滤波，得到基带IQ信号。
3.正交变换模块，将基带IQ信号按式（4）（5）进行正交变换，输出点积运算结果dot和叉积运算结果cross。其关键实现代码如图1所示。
4.解差分模块，若发送端是PSK编码，需要对dot或者cross进行解差分操作。若发送端已是差分PSK编码，则不需要进行该步骤。
5.基带解码模块，直接判断上一模块的数据流符号，便可得到数据基带编码符号数据流，从而实现信号的解调。
FPGA算法实现架构框图如图2所示。
在作者参与的某数据链传输项目中，使用Xilinx Zynq 7000的xc7z045ffg900-2芯片，通过Vivado EDA软件搭建的频偏纠正算法设计Block如图3所示。
该项目中，接收机输出BPSK调制中频信号频率为512MHz，基带编码码速率为1Mbps，ADC使用AD9625采样率配置为2048MHz，通过JESD204B链路同时输出16相的采样数据给FPGA，其算法实现仿真如图4所示。
经过数据链传输项目的系统测试，在接收端在输出中频信号电平大于ADC采样灵敏度10dB以上，传输数据误码率小于5%以下的条件内，常规BPSK抗载波频偏为50kHz左右，而采用正交解调频偏纠正算法抗频偏能力达到400kHz的水平，大大减少了频率偏差对系统解调带来的影响。
三、结束语
本文针对PSK正交解调频偏纠正算法，概述了其理论原理，并在FPGA中进行了算法实现。在某数据链传输项目中，采用BPSK调制，基带码速率为1Mbps的情况下，使用正交解调频偏纠正算法能纠正的频率偏差在400kHz的水平，与算法理论计算值较为接近。通过上述工作，验证了该频偏纠正算法可大大降低载波频率偏差对数据传输系统的误码率影响的同时，因为其适合进行硬件实现，在相关通信系统工程实践中可进行推广。
参 考 文 献
[1]田甜，朱立东，黄长文等. 8PSK/16APSK 信号的频偏估计及误比特率分析[J]. 太赫兹科学与电子信息学报，2018，，16（5）：802-806.
[2]曹志刚，钱亚生. 现代通信原理[M]. 北京：清华大学出版社，1992：281-292.
[3]温志津，王甲峰. PSK非相干差分解调[J]. 通信技术，2009，42（9）：12-15.