论文部分内容阅读
设计了一种基于FPGA高效并行结构的H．264视频解码IP核，提出了优化遍历查表的CAVLC熵解码设计方案，并详细介绍了全流水线并行运算结构的反量化反DCT变换模块和帧内预测模块的硬件实现。设计通过Altera公司StratixⅡ系列的EP2S60F672C5ES平台验证，在最高时钟频率82MHz下能以50f／s的速度解码分辨率为320-240的灰度图像，在速度、功耗、成本、可移植性等方面都具有独特的优势和良好的发展空间。