论文部分内容阅读
讨论了基于SRAM技术的可编程逻辑器件提供的PLL和全局时钟网络对时钟操作的解决方案。针对Altera公司的Cyclone EP1C6系列芯片,讨论了输出频率与参考频率的关系。介绍了PLL的功能实现和工作模式,并以基于FPGA的DDR控制器中的时钟设计为例,介绍了PLL在实际应用中的设计方法和步骤。最后讨论了在设计时应该注意的问题和解决办法。