航迹规划是伴随着信息技术发展起来的高新技术,为提高航迹规划系统的效率,一方面需要从算法着手,研究更加高效的航迹规划算法;另一方面,通过机群、加速卡等硬件方面的投入,以并行方式进行处理。算法方面,航迹片段规划方法是一种新的方法;硬件方面,DSP是一种高效的处理器。本文将以现有航迹片段规划系统为基础,结合以DSP为处理器的板卡,在对算法及系统进行修改后,使DSP作为协处理器并行地进行航迹片段生成。论文首先分析了国内外的研究现状,介绍了航迹规划的主要思想及微处理器的发展,阐明了航迹规划硬件加速系统研究的意义。接着介绍了航迹片段算法的主要思想及实现流程。航迹片段算法将待规划空间划分为独立的子网格,通过FMM算法计算出各网格的出入口,结合地形高程图及匹配区信息,再次通过FMM算法生成出入口间的可行航迹片段,在实时规划中选取最优的片段进行组合。并分析了系统处理流程中的数据流。航迹规划协处理部分主要由四个部分组成:DSP内核、存储器、EDMA及PCI接口。通过存储组织及EDMA,对片内RAM和片外SDRAM进行编址及管理。着重介绍了PCI总线协议及PCI接口的工作模式,结合中断实现协处理系统与上位机之间的数据传输。在实现简单的数据传输后,对上位机航迹规划系统做出修改,并将航迹片段生成部分的代码进行剥离、修改,将其移植到以DSP为处理器的协处理系统上。在对数据结构及软件模块进行修改后,结合中断机制及PCI接口实现协处理系统与上位机系统的通信及数据传输。最后通过实验,分析数据传输速度、数据解析以及结果。