在现代电子战中,数字化技术在电子战(EW)接收机中得到广泛的应用。EW接收机覆盖了比较宽的瞬时带宽,信号处理机要实现对信号的实时处理,必须用高速ADC 完成模拟信号的数字化。目前数字电路的工作速度还不能与高速ADC速度相匹配,研究高速实时信号处理算法及其工程实现方法显得十分重要。为了大幅度地提高数字信号处理的速度,采用硬件实现信号处理算法已经成为必然趋势。本论文基于大规模FPGA 的硬件平台实现数字信号处理算法,从而大幅度地提高信号处理机的处理速度,使得中频信号的实时处理成为现实。本论文主要进行以下两方面的工作: 1) 研究高性能FFT 处理器的FPGA 实现。FFT 是电子战接收机信号处理的关键算法之一,在数字EW 接收机中有着广泛的应用前景。提高FFT 处理速度的主要途径是采用流水线结构和并行运算。本论文基于这种思路,采用级联结构提高FFT 的流水性能,采用并行的基-4 蝶形运算单元提高处理速度,设计了一种1024 点的高性能基-4 FFT 处理器。在系统时钟为100MHz 时,完成1024 点复数FFT 运算仅需要2.56us。2) 研究信号检测算法的FPGA 实现,获取信号的频率,幅度,相位等参数。本文对两种工程上常用的检测方法进行了分析:单元平均选大的恒虚警检测(GO-CFAR)和滑窗检测,并用FPGA 实现了滑窗检测算法,完成了信号参数的快速提取。实验结果表明,本论文提出的算法性能优良,能够满足实际需要。