超标量处理器中指令的动态调度技术可以有效地减少按顺序处理时流水线的停顿,提高指令执行的并行性,进而提升处理器的性能。然而,指令的动态调度也会改变访存指令的执行顺序,破坏访存的局部性,提高D-cache的缺失率。此外,在动态调度中load指令的推测加载也会产生违例,带来replay penalty。因此,本文修改了gem5仿真平台源码并量化分析了影响D-cache缺失率的因素和违例load指令带来的replay penalty,这有助于深入理解这些机制并为处理器的设计提供参考。在研究指令的动态调度对D-cache缺失率的影响时,本文首先说明了堆栈距离理论在预测乱序处理器D-cache缺失率的不适用性,接着深入分析了影响访存指令执行顺序的因素。对SPEC2006中14个测试程序的仿真结果表明,store-to-load forwarding因为发生的概率低于6.5%,对D-cache缺失率提升较小。Non-blocking issue机制结合了load指令的推测加载时,在采用conservative、store sets和blind的调度方式中相对于顺序执行,其D-cache缺失率平均提高了1.839,2.085,2.064倍。虽然这些影响因素增大了D-cache的缺失率,但也减少了流水线中的延迟和“汽泡”,提高了处理器的性能,因此现代超标量处理器仍然采用这些机制。在研究指令的动态调度对CPI的影响时,对SPEC2006中14个测试程序的仿真结果表明相对于顺序执行,采用conservative、store sets和blind三种乱序执行方式分别对处理器的性能平均提升了1.514495、1.708431、1.708162倍。本文的研究还发现load指令推测执行所造成违例的replay penalty集中分布在11到13个周期,并且load指令违例的惩罚时间占总CPI较小,最大不超过5%。随着ROB、IQ、SQ的增大,load指令违例数目逐渐增多,违例的惩罚时间也在增加,但由于稳态CPI的降低,不同测试程序中总的CPI变化趋势也不相同。