由于当前嵌入式系统运行的应用程序越来越复杂和强大,基于SRAM/DRAM的存储系统逐渐成为了系统能耗和扩展性的瓶颈。最近出现的新型非易失性存储器,包括自旋矩传输磁存储器(STT-MRAM)、阻变存储器ReRAM和相变存储器(PCM),被认为是下一代存储体系中非常有竞争力的一种存储器。和传统的存储器相比,NVM具有高密度、低静态功耗和非易失性的特点。然而,目前NVM由于其本身的物理特性,导致其访问延迟较长和动态功耗较高,尤其是写操作。为了综合利用不同存储器的优良特性,基于DRAM和NVM的混合存储架构已经被提出来了,被认为是实现高性能和低能耗计算机系统的一种有效解决途径。通常,目前研究的混合存储架构类型可分为两种：(i)使用容量较小且被硬件控制的DRAM作为完全由NVM构成的主存系统的一个缓冲区；(ii) DRAM和NVM处于同一存储层次,共同构成系统的主存空间。本文的研究基于第二种,称之为混合主存架构。混合主存架构的最终目标就是通过有效利用DRAM较低的写延迟和NVM高密度以及低静态功耗等各自优良的特性,以便提高系统的性能和降低能耗。为了上述目标,目前大多数针对混合主存架构的研究都集中于通过不同的主存管理策略在DRAM和NVM空间之间进行动态的页面迁移。然而,在普遍具有缓存Cache的现代处理器中,如果Cache是通过物理地址进行访问,在混合主存架构中实现DRAM和NVM的不同存储空间数据的迁移需要付出很大的代价,其不仅需要主存不同存储空间数据的拷贝而且也需要对Cache进行更新操作。实际上,缓存Cache管理策略不仅决定了Cache发生缺失和对主存访问的数目,同时对单独主存块数据的缺失率也有较大影响。因此,在混合主存系统中,通过设计相应的缓存Cache管理策略可以比较高效地对DRAM数据和NVM数据的读写操作数目进行控制。但是,当前普遍使用的缓存Cache管理策略LRU并没有意识到NVM的操作(特别是写操作)和DRAM操作之间对系统性能影响的差异,因此不是一个最好的缓存管理策略设计。目前,针对混合存储架构设计的缓存管理策略仅有一个通过为DRAM和NVM划分不同缓存空间进行设计的缓存管理策略HAP。HAP分别使用DRAM和NVM的读延迟作为相对应的数据发生缺失时的代价值。然而,本文通过相关实验表明,由于NVM较长的写延迟和较高的写能耗,从末级缓存LLC中被替换出的脏数据引起的写操作对系统的影响也很大,其也应该在缓存管理策略设计时加以考虑。本论文为获得高性能和低能耗的混合存储架构设计,提出了一种基于写回感知的共享末级缓存管理策略WBAR。简而言之,本论文设计的WBAR是一种基于LRU的变型,控制逻辑相对简单,易于实现。WBAR是以相应数据块被替换出去所造成的代价为依据决定数据块的相应位置,而不是如LRU,新插入的或被访问命中数据块都被放入到最高优先级的位置MRU。实验结果表明本文提出的缓存管理策略相比于LRU和HAP,在性能和能耗上都有较大的改善。