随着微电子技术和计算机技术的发展,基于FPGA的可重构技术逐渐成为国际上嵌入式计算领域中的一个新热点。一些计算密集型任务可以在FPGA上灵活的实现并执行,硬件任务作为一个和软件任务等同的概念出现在系统设计中,使传统的软硬件协同设计领域发生了重大的变革。由FPGA和CPU构成的动态可重构混成系统具有计算性能高、灵活性强、适用范围广等优点,它的出现使过去传统意义上硬件与软件的界限变得模糊,让软件拥有了硬件的高性能,又让硬件具备了软件的灵活性。运行在嵌入式处理器上的软件任务和运行在FPGA上的硬件作为两个独立的部分在任务管理和应用技术上虽然已经发展比较成熟,但是在动态可重构系统中,软件任务和硬件任务间的通信问题仍然是影响整个系统性能的关键,同时也是目前包括加州大学伯克利分校、堪萨斯大学等在计算机领域知名的院校的研究热点。本文使用Xilinx公司的virtex4系列的FPGA芯片和一款ARM920T的SoC芯片组成CPU/FPGA混合系统,由于Xilinx提供的下载器iMPACT只能使用PC的并口配置FPGA,并且只适用于静态的配置,配置过程需要用户的干预,不适用于动态的自动配置,所以要在基于SoC的动态可重构系统中配置FPGA必须自行开发单独的下载器,本文以支持局部可重配置比特流的JTAG模式,使用S3C2440的通用I/O模拟JTAG时序设计下载器,实现了比特流的下载。在软硬件任务通信方面,本文采用粗粒度耦合模式,研究并设计了CPU/FPA混合系统的通信模型,该模型将S3C2440的通用端口与FPGA的可编程接口进行连接,通过两次握手的方式,以并行的模式实现了数据的通信。同时,本文提出了一套基本的通信协议,基于该协议开发了相关的通信软件,在动态可重构实验原型系统上,通过实验证明,本文提出的通信协议满足了硬件任务和软件任务通信的需求。