论文部分内容阅读
辐射导致的单粒子效应(Single Event Effect,SEE)严重威胁着航天电子设备,甚至地面电子设备的稳定运行。SEE会使系统中存储的数据发生翻转,使系统功能紊乱,严重时还可能使系统损坏。因此,在电子系统被用于严苛环境前,必须对其器件的SEE敏感性进行评估,以便筛选合格的器件;并对其系统设计进行加固,以提高其SEE抵抗能力。重离子实验是进行SEE敏感性测试,验证加固算法的最主要的方法之一。兰州重离子加速器(Heavy Ion Research Facility in Lanzhou,HIRFL)是一个很好的实验平台。为了评估电子器件的SEE敏感性,验证加固算法的可靠性,基于HIRFL,我们设计了一套灵活、可靠、兼容性强的SEE测试系统。在设计中,多种设计方法和可靠性策略被引入。测试系统采用合理的系统级构架,既保证了功能和性能的需求,又能避免实验人员受到辐射伤害。测试系统采用主控制板和待测器件(Device Under Test,DUT)子板分离结构。主控制板用于实现测试功能;DUT子板用于承载DUT,可通过多种形式和主控制板相连。测试不同的器件,仅需要更换DUT子板即可。通过重用主控制板,提高了系统的通用性和灵活性,降低了设计开发成本。测试系统可以为DUT子板提供多达120条单端,40对差分信号接口,这些接口兼容1.5V、1.8V、2.5V、3.3V的多种电平标准,并具有不低于200 Msps的数据传输速率。因此,大量不同类型、规模、接口的数字器件都可以被兼容。测试系统具有监控单元和测试单元两个核心单元。监控单元通过监控测试系统工作时的各种状态以保护测试系统,使其不会因为散热不良、偏离束流线的粒子的辐照而发生故障。测试单元以现场可编程门阵列(Field Programmable Gate Array,FPGA)为核心,能够提供强大的可编程能力,用于实现各种复杂的测试任务。基于以上优点,测试系统不仅能够满足当前的测试任务,还能应对未来更加复杂的测试需求。基于该测试系统,在HIRFL的束流实验中,对大量SRAM和几款FPGA进行现场测试。通过实验,不仅证明了系统设计合理、满足实验需求,还发现了一些现象,取得了一些研究成果。在SRAM实验中,测试系统能够对SRAM中发生的单粒子闩锁(Single Event Latchup,SEL)以及单粒子翻转(Single Event Upset,SEU),包括单位翻转(Single Bit Upset,SBU)和多位翻转(Multiple Bit Upset,MBU)进行甄别,并且能够提供详细的相关信息,包括发生时间、发生位置、错误数据等。为SRAM的SEE研究提供了良好的基础。在此基础上,相关研究发现了纠错编码(Error Correction Coding,ECC)对SRAM翻转率的影响和失效机制,以及温度对翻转率的影响。在SRAM测试的基础上,开展了对FPGA的测试工作。在目前的测试中,测试系统能够甄别发生在FPGA中的SEL事件和可编程逻辑阵列中的SEU事件。FPGA的SEE敏感性得到评估。另外,一种常用的FPGA加固算法,三模冗余(Triple Modular Redundancy,TMR)算法也被测试。初步实验证明,TMR可以有效的提高系统的可靠性。