为了缩短芯片上市时间和节约开发成本,EFlash IP(Embedded Flash memory Intellectual Property,EFlash IP)常被用于系统芯片(System On Chip,SOC)设计中。然而随着EFlash容量的不断提升与半导体工艺制程的日益缩小,EFlash在生产制造中的物理缺陷也越来越多。为了确保芯片的质量和稳定性,节省芯片封装、检测、维修等后道工序的成本,对EFlash进行有效测试是十分有必要的。而如何快速高效地剔除EFlash的故障和瑕疵,降低测试成本一直是业内的难题。为此本文围绕EFlash IP的测试电路设计和实现进行了研究。首先本文在研究了EFlash的故障模型和经典测试算法的基础上,提出串行接口BIST可测试性方案,该方案包括设计串并及并串转换电路,EFlash读、写、擦除操作电路,以及改进型Checkerboard算法电路。该方案实现了测试算法背景数据可配置、测试步骤可组合,较好地提升了EFlash观测的灵活性和测试效率。为了验证测试电路的功能和时序,本文使用Vera、Verilog语言搭建了仿真平台,并给出了仿真验证结果。其次,在芯片成功流片后,本文设计了基于MIPS开发板的EFlash测试器,描述了EFlash测试器的ATE-DUT系统架构和软硬件集成开发环境,重点阐述了EFlash测试器的工作流程以及测试固件的开发实现。最后,本文介绍了晶圆测试的自动测试设备和晶圆测试方案,通过对晶圆测试的工程数据进行分析,总结了EFlash冗余空间修复设计对提升生产良率的作用。本文可为EFlash IP的测试电路设计提供参考。