1000BASE-T是现在广泛使用的10/100M以太网100BASE-TX的平滑升级,它能在现有的五类非屏蔽双绞线及网络设备条件下实现千兆位速率的传输,是千兆到桌面的最佳技术方案。本文对1000BASE-T千兆以太网物理层的编解码及数字均衡等关键技术进行了研究和FPGA实现,完成了1000BASE-T信道干扰模型的建立及仿真,1000BASE-T物理层编码调制的设计与FPGA实现,包括发送,接收状态机、加扰及网格编码调制模块的设计和实现；1000BASE-T接收均衡及维特比译码算法的实现,接收均衡由前向滤波、回波消除、近端串扰消除及后向均衡组成,本文在现有算法的基础上,充分考虑1000BASE-T信道的非理想特性,设计了性能更好的判决反馈均衡和维特比译码方案。论文在对现有几种均衡解码结构深入研究的基础上,设计了一种预均衡器与流水线判决反馈均衡译码结合的混合式均衡解码结构,其将部分后馈干扰的去除提出判决反馈环路,并采用流水线设计方法和集合切割技术进一步提高速率。该结构相对未编码系统能获取4dB的信噪比增益,能够满足误码率要求。FPGA实现结果表明采用该结构的硬件复杂度为传统全并行结构的一半,且能满足125MHz速率要求,系统使用Verilog语言实现。