在实际应用中,通信信道受的干扰不同,需采用不同纠错能力的编解码。而选用的编码的参数不同,相应地,所需的编解码电路的开销也不同。常需根据应用需求和实际信道传输特性,并综合考虑系统的开销,对编码的参数进行折衷选取。在高速通信系统中,纠错能力与所需运算开销之间的矛盾更为突出。因此,针对不同的通信系统,需要选择配置相应的编码参数。为了满足上述应用需求,本文介绍了参数化的BCH/RS编解码器,并用verilog HDL实现。它采用的是BCH和RS纠错编码。BCH码是有很强的纠随机差错能力的循环码,能相对容易地进行编码和译码。RS码是一类特殊的BCH码,也具有很强的纠错能力。BCH/RS码的编码参数是(n,k,t),其中k是编码前输入的信息位长度,n是编码后的码字长度,t是能纠正的错误个数)。具有电路规模参数可变的特点,使电路的最大开销控制在可接受的范围内。可由外部端口输入信号配置编码参数,使系统具备不同的纠错能力,以适应各种通信环境,达到最佳的数据传输率。解码采用伯利坎普迭代法、钱搜索实现。根据Cadence ncverilog波形仿真工具验证,可以在纠错范围内对码元中的错误进行纠正,仿真结果正确。工作时钟为500MHZ。