在现代通信中,如何从接收信号里提取同步信息至关重要,并直接决定通信系统性能指标的好坏。而随着接收信号质量的劣化以及信号帧结构的复杂化,提取同步信息的工作变得愈加困难,尤其是在只存在单向通信的环境里。本论文针对上述单向通信环境下的一种突发信号,研究了如何从中频信号中提取同步信息以供有用数据分离的算法。首先,分析了单脉冲头检测的性能指标,由于其可靠性太低,转而研究多脉冲头联合检测算法,分析表明其性能得到了大幅提高,但其仍存在一些不足。受相关器思路的启发,又研究了多脉冲头联合相关检测算法,对其性能的分析表明此种方案优于上述两种算法。在对此方案的仿真中发现:由于判决门限的原因,在信号帧脉冲出现前有伪同步的现象。为此,提出了信号包络检测加多脉冲头联合相关检测的算法以消除伪同步。针对信号包络检测算法,分析了直接过门限法、多样值累加法以及加正负矩形窗三种方法,理论分析及仿真表明加正负矩形窗方法的性能指标优于其余两种方法。为了保证此方法的正确运用,论文又讨论了加窗法在实际运用中要考虑的一些问题。针对单频干扰,又介绍了消除单频干扰的方法。为了基带波形的判决输出,讨论了位同步的获取方法,并引出最佳判决点搜索方法。经过相应的算法设计与性能分析,本论文首次提出了信号包络检测+脉冲头联合相关检测+单频干扰消除的粗同步方案,算法仿真及相应的测试均证明此方案能够有效的获得所处理信号的粗同步信息。本论文还针对上述同步算法的FPGA(Field Programmable Gates Array)实现进行了研究。对相应的硬件结构进行了优化,充分利用了FPGA 器件的各种资源。采用Verilog HDL(Hardware Description Language)编写了相应电路模块的代码,对代码的仿真以及在FPGA 器件上的成功运行均验证了本文所提出算法的可行性。