随着移动终端通信技术的快速推广,宽带宽和低功耗设计的Sigma Delta ADC成为模拟数字转换领域的研究热点。相比于离散时间结构,连续时间型Sigma Delta调制器不受建立时间的约束,可以应用更高的采样速率,实现更低的功耗,而且连续时间结构具有本征抗混叠滤波的特性,这些特点使得连续时间型Sigma Delta调制器在宽带应用领域颇具研究价值,因此本文将20MHz带宽的低功耗调制器作为研究对象。本文在理解掌握Sigma Delta调制器过采样和噪声整形工作原理的基础上展开研究工作。首先在系统设计层面总结分析了离散时间下单环高阶架构Sigma Delta调制器的特征属性,并在Matlab/Simulink环境下使用SDToolbox设计工具研究了离散时间调制器系统仿真的方法和设计流程,综合前馈和反馈结构调制器的信号传输特性搭建了一种兼顾功耗和稳定性的混合型结构,接着根据脉冲恒定变换原则,将离散时间型调制器转换为具有同等噪声整形效果的连续时间型调制器,采用插入固定延时和增加零阶反馈补偿的方法吸收调制器环路中的非零延时,并通过调整系数,前置补偿路径的方法实现了消除加法器,简化设计工作并降低了电路功耗。在完成系统拓扑结构的设计后,利用系统状态方程的ABCD矩阵完成了对调制器系数的设计和缩放处理,在系数设计过程中,针对运放有限增益和带宽以及时间常数偏差等关键非理想因素进行了理论分析和系统建模仿真,以期更贴近和指导实际电路设计。在电路实现层面上,本文使用具有高效能耗表现的SAR ADC来实现调制器内部的低精度量化,且对SAR ADC的结构进行了改进优化,使用多个比较器和简单数字控制逻辑实现了连续量化过程,满足本文调制器对量化器工作速度要求的同时降低了量化器的功耗。本文对比分析了多种DAC反馈波形的特性并最终选用NRZ波形来提高调制器对时钟抖动的抑制能力。除此之外,设计中还采用了低压电源,结构优化,消除加法器,多比特量化降低采样速率等多种措施以实现降低功耗。最后使用TSMC 65nm工艺制程完成了相应的连续时间Sigma Delta调制器的电路设计工作。调制器工作的电源电压为1.2V,工作频率为640MHz,信号带宽为20MHz,仿真结果显示SNR峰值为76.0 dB,有效位数达到了12.10位,消耗功耗33 mW,达到了预定的目标。