随着航空航天事业的飞速发展,电子设备承担任务量将越来越重,航空航天系统对庞大数据传输性能的要求也会越来越高。而高速串行数据传输(Serializer-Deserializer,SerDes)电路作为一种现阶段常用的高速串行数据传输协议的物理层中的电气子层和一部分逻辑子层,广泛应用于空航天设备中,因此研究SerDes电路对辐射的敏感性十分必要。而时钟数据恢复电路(Clock and Data Recovery Circuit,CDR)作为SerDes电路核心功能模块,对其抗辐射研究也将是SerDes电路抗辐射研究重要内容之一。研究表明,随着尺寸的不断减小,半导体器件对单粒子效应敏感性增加。而CDR作为一种典型的半导体集成电路,现阶段对于该电路的单粒子瞬态研究尚不广泛。为了解CDR在单粒子瞬态的作用下的工作特性,本文将针对一种高速相位插值型CDR开展研究,并且对其出现的工作异常进行针对性加固,以降低单粒子瞬态对CDR的影响。具体研究内容包括以下几个方面:首先,从电路级、系统级分析电路节点的敏感性,并使用双指数电流注入的办法具体仿真分析电路在单粒子瞬态下工作特性,找出电路敏感部分。本文研究的相位插值型CDR是一种数模混合电路,考虑到数字模块和模拟模块在单粒子瞬态下分析和仿真的差异较大,因此在文中分别对数字部分和模拟部分使用不同的敏感性检测方法进行分析。最后得到结论:在数字模块部分,CDR敏感部分为状态机中的累加器(循环累加器以及饱和累加器);在模拟部分,电路敏感部分则为高速采样器。其次,则是针对敏感节点电路的抗辐射加固设计。本文针对状态机部分提出一种检错纠错电路结构,使得状态机发生误翻转后能及时的自纠正、自恢复;对于高速采样器部分,在电路级添加短路管进行改进,在版图级提出一种交织的版图结构,提高对应晶体管的敏感阈值。最后,完成了改进部分电路的版图设计,并在电路任意节点随机插入双指数电流并联合版图提取的寄生参数进行版图后仿真验证,确认加固后电路工作性能。对于单个部分,状态机增大了约10%的额外面积,采样器增大了约15%的面积,而对于整体版图而言,由于可以利用原版图设计留下空白部分,且对于整体版图而言没有额外添加的连线,整体CDR版图与原来大致相当。同时版图后仿可以看出,电路能够正常工作,准确进行数据恢复,整体电路性能与原电路相当,但是在加固后,CDR的抗辐射性有了明显的提升。