论文部分内容阅读
如今社会,信息的交互越来越频繁。大数据量的交互使人们对高传输速率的追求越来越高。高速串行接口在传输速率方面的优势,使得它较并行接口得到了更广泛的研究和应用。本论文研究了高速串行接口发送器,主要工作如下：在系统结构方面：通过对电流模发送器结构特点的分析,针对高速串行接口发送器高信号完整性的应用需求,设计了一款数据率为5Gb/s的大摆幅电流模发送器；根据电流模发送器对尾电流高精度的要求,设计了一款可以调节输出电流的带隙基准源。在理论分析方面：通过分析输出驱动器的等效电路,发现了电流模输出驱动器的输出幅度、去加重级数以及尾电流设置之间的关系,从而得到了输出信号摆幅的普适公式。在电路设计方面：采用组合结构的串化器来串化10位并行输入数据；运用反比例缩减技术来降低电流模发送器功耗,运用偏置电流滤波技术提高抗共模噪声能力；加入开关控制对带隙基准源的输出电流进行调节,保证输出电流满足电流模发送器输出驱动器的需求；尝试采用低压供电来设计电流模输出驱动器,以降低电流模输出驱动器的整体功耗。最后,采用huali 40nm CMOS工艺对电流模发送器和带隙基准进行了版图设计和仿真验证,面积分别为153*237um2和159.14*66um2,同时进行了流片验证。采用Smic 55nm COMS工艺对低压供电输出驱动器进行了版图设计和仿真验证,面积为164*115μm2,同时进行了流片验证。仿真结果显示,所有PVT条件下,带隙基准输出电压在488mV-499mV,电流在89uA～121uA,温漂在20ppm左右,电流通过调节后可以达到100±10uA,能满足发送器输出驱动器的需求；电流模发送器在5Gb/s时的RMS抖动为2.70ps,输出摆幅和加重级数均满足RapidIO2.0协议的要求；低压供电输出驱动器在5Gb/s时的RMS抖动为2.696ps。测试结果显示,带隙基准源输出电压在510±10mV,输出电流通过调节可以达到100±10uA。