PWM(脉冲宽度调制)是利用数字信号对模拟电路进行控制的一种非常有效的技术,其基本原理是通过改变PWM波的周期和占空比来对其他电路进行控制。PWM控制技术广泛应用于通信、测量、电机控制、电源控制和功率控制等众多领域。PWM控制技术在逆变电路中的应用最为广泛,也是变频技术的核心,同时在测量、调速等工业控制方面发挥着重要的作用。近几年,随着智能机器人、无人机技术等智能产品的快速发展,电机尤其是直流无刷电机的应用也越来越广泛,而PWM控制技术作为电机控制的主要控制技术也成为了控制领域研究的热点。因此对PWM发生器的研究很有意义。SoC(片上系统)是将很多的系统关键部件集成在一个芯片上的系统,一般的SoC系统上都集成了CPU核、存储器、总线和外设等部件,并且可以实现对信号的采集、转换、存储和处理。SoC技术因其具有功耗低、体积小、功能多、速度快、成本低和开发周期短等诸多优点,已经成为IC设计业的宠儿。因此综合对比PWM发生器的实现方法,本文基于SoC技术用verilog语言设计了一个能产生PWM波、捕获PWM波的周期和占空比的IP核,并将这种多功能PWM核电路命名为ETM(Enhanced Timer)核。本设计基于AMBA2.0 APB总线,采用自顶向下的设计方法。首先通过查阅相关资料研究了APB总线协议和STM32系列芯片中定时器的功能,确定了ETM核的功能、顶层接口以及模块的划分。然后,通过对相关电路的调研,研究了分频电路、捕获PWM电路、输出PWM电路、死区插入电路以及DMA传输电路的实现原理,并在此基础上,结合实习项目的要求,分别采用Verilog语言设计了分频模块、寄存器模块、输入模块、计数器模块、PWM生成模块、死区插入模块、软件强制模块以及输出模块。接着,研究了功能验证、DC综合、LEC等效性检查和STA静态时序分析的原理及方法,并在此基础上,使用Ncverilog对ETM核进行功能仿真,采用Design Compiler完成逻辑综合,采用PrimeTime进行静态时序分析,运行LEC进行等效性检查。最后结合验证结果,表明设计的ETM核满足设计的要求,并最终实现时序收敛。本设计遵循了通用定时器的基本功能并在此基础上进行功能的扩展,除了能实现基本的捕获PWM波和发出PWM波的功能外,还增加了一些其他的功能。例如,实现了对输出信号插入可配置死区时间的功能,实现了对输入波形进行输入捕获并采用DMA的方式将数据传输到内存的功能,实现了在外部输入的激励下自动发出一定数目脉冲的功能。这些功能的实现体现了ETM核的多功能性。