并行ATA从设计至今已快20年历史了，如今它的缺陷已经阻碍了系统性能的进一步提高；2001年8月串行ATA标准的正式发布标志着硬盘等系统外设的接口方式向前迈出了巨大的一步，芯片设计公司纷纷加入其芯片的设计行列，加速了协议的推广步伐；可是至今没有设计公司为FPGA的应用来设计其IP CORE，在这样的条件下设计面向FPGA应用的串行ATA IP CORE具有重要的意义。 本文先是对协议进行详细的分析；接着又介绍实现该IP CORE所选择的开发工具、开发语言和所选用的芯片；在此基础上着重阐述协议的IP CORE设计，提出满足协议需求和适合FPGA设计的并行结构，并给出总体设计框图，然后对各个部分的设计予以分别阐述，最终将设计编码实现。最后，给出整个设计的优化和测试结果。 高速设计中，使用了流水线方法进行并行设计，以提高速度，考虑到系统不同部分计算复杂度的不同设计采用了部分流水线结构；采用逻辑锁技术进行系统优化，将测试增加的模块集成到FPGA中，方便了测试。最终得到测试数据，数据表明设计完全满足协议的需求。