由于软件无线电(SDR)技术具有模块化、灵活性强以及扩展性好等优点，使其成为目前无线通信系统新的研究热点，其核心是在通用的硬件平台上，通过加载不同的软件模块来实现不同的功能。载波同步是SDR接收机的关键技术之一，它是系统能够可靠接收信息的前提，其性能的好坏将直接影响通信的质量。可编程能力很强的FPGA技术为SDR接收机实现各种算法提供了一个良好的平台，本文正是利用FPGA开发平台来研究SDR数字接收机的载波同步系统。本文首先介绍了软件无线电的一些基本理论，为后续的仿真和设计提供了理论依据。对几种常见的载波同步算法进行研究，通过分析比较，确定本系统的载波同步算法：科斯塔斯环载波同步法。在此基础上，确定系统的总体设计方案，并对载波同步环路的主要模块进行设计，又进一步完成系统的硬件平台的设计。利用MATLAB仿真工具，对载波同步环路进行建模仿真，证明了所设计的环路结构的正确性。根据所设计的硬件平台，制作硬件平台的PCB电路板，在设计的硬件平台上，利用QuartusII开发软件，编写Verilog HDL代码，对SDR发射机和接收机进行FPGA实现，并利用SignaltapII在线逻辑分析仪对所设计的模块进行硬件仿真和测试。在本文所设计的载波同步环路中，用积分和累加器来代替传统的低通滤波器来实现低通滤波；用鉴相精度更高的反正切鉴相来代替传统的乘法鉴相来实现鉴相，并且在FPGA实现时，用CORDIC算法来实现反正切。实验结果证明，这样所设计的环路的结构更加简单，更易于实现，占用的硬件资源更少，并且环路的收敛速度和稳定性也很好，能有效的消除频偏，正确的还原出基带信号，验证了系统设计方案的正确性和可实现性，具有较好的工程应用价值。