光纤通信技术已成为现代通信的主要支柱之一，其传输技术标准通常采用国际同步数字体系（SDH）和美国同步光网络（SONET）两项国际标准。时钟数据恢复（CDR）电路是光纤通信系统的关键电路，其性能优劣制约着通信网络的发展。　　本文简要介绍了光纤通信系统及其通信标准和协议，并对锁相环（PLL）原理、CDR的相关理论和设计技术、特别是CDR的传输特性以及抖动特性进行了深入的研究。在理论分析的基础上，利用Cadence集成电路设计软件，基于SMIC0.18-μm1P6M CMOS工艺，设计了一种面向光纤通信收发器应用的2.488Gb/s三阶电荷泵锁相环（CPPLL）型时钟数据恢复（CDR）电路。该CDR电路基于SONET OC-48/SDH STM-16的要求而设计，并采用一种双环路结构来实现。为了增加整个环路的捕获范围及减少锁定时间，本文增加了一个带参考时钟的辅助锁频环路。整个系统由五个重要模块组成：高速Hogge鉴相器（PD）、普通型边沿触发式鉴频鉴相器（PFD）、差分输入单端输出型电荷泵（CP）、二阶无源低通滤波器（LPF）和四级环形差分压控振荡器（VCO）。　　本文采用Cadence的Spectre及Spectre RF仿真工具对CDR电路进行了仿真，并得到后仿真结果如下：系统电源电压取1.8V，在2.488Gbps速率的非归零码（NRZ）输入数据下，恢复数据的抖动峰值为14.6ps，锁定时间为1.5μs，整体电路的功耗为60mW，核心版图面积为566μm×448μm（0.25mm2）。从仿真结果来看，本设计的CDR电路可以稳定工作，并能成功的恢复出数据率为2.488Gbps的串行NRZ数据，其性能指标符合ITU-T提出的国际标准SDH中等级STM-16的要求。