本论文主要介绍HDMI Tx芯片整体架构设计以及其中音频、视频、包处理、HDCP模块的设计方法。针对芯片设计中的难点,提供了分析方法,并对所做设计进行功仿与FPGA验证,证明了设计的可行性。在设计过程中,依据HDMI以及HDCP的兼容性测试要求,进行可靠的强健性设计,同时考虑了信道传输过程中可能出现的误码率以及芯片工作在异常情况下的自恢复能力。在视频接口模块中,针对对下游HDCP模块的影响,需恢复同步信号,并对视频流采用谨慎更新与谨慎建立的策略。在芯片的验证过程中,利用随机源的设计,对RTL进行了全面的验证,并针对现实测试的可行性,对CEA861B中规定的实际视频帧进行了简化,节约了大量的测试时间。在电路设计中,不仅考虑了算法能否实现,还要兼顾功耗与面积,从而压低成本,这也是激烈的消费电子市场竞争的要求。本项目的RTL设计部分依靠Mentor的QuastaSim6.3工具,使用Verilog IEEE2001语言,在验证过程中使用System Verilog IEEE1800语言,利用Assertion以及random的思想,为功能覆盖率的提供了莫大的帮助。进一步功能仿真中,运用Synopsys提供VCS0606SP1工具,以及Design Ware IP库,支持VMM功能,在FPGA验证部分依靠Xilnix的Virtex-2 Pro实现。