5G基带具有流量大、峰值高、延迟低的特点,广泛应用于AI、物联网等领域。在5G基带So C系统设计中,性能、面积、功耗三者环环相套,求取平衡点是设计中的重要一环。So C设计往往会采用大量IP模块,虽然减少了设计工作量,但是会引入额外的功耗开销,而且随着工艺制程的减小,将引入更多的静态功耗泄露,低功耗设计有很大优化空间。随着5G基带在手机终端中的广泛应用,5G基带芯片的高功耗会严重影响手机是使用,因此基带芯片中的低功耗设计要求也随之提高。5G基带芯片设计中低功耗优化设计已然成为至关重要的一步。为了处理超大数据流量,5G基带在设计中引入了传统网络传输处理芯片的设计思路的同时,新加入数据平面模块,并在模块中引入多种协议加速器单元,来实现协议L2/L3的功能。数据平面模块是除去5G NR的Layer1层1即物理层55%的面积占比外,最大的模块,占据12%;也是5G基带芯片中控制处理模块中最大的模块,包含处理核心数最多的模块。本文针对14nm工艺制程下的数据平面模块,基于5G特定场景中上行、下行期间的活动,针对性添加或优化低功耗设计。主要采用了动态电压频率调整设计对系统级数据平面模块进行低功耗设计优化,采用了电源门控和时钟门控技术对数据平面模块LX7子系统中LX7块内部子单元进行低功耗优化,采用了动态时钟门控技术和内存维持功能对数据平面模块的存储器进行低功耗优化,采用了深睡模式对数据平面模块CR8子系统进行低功耗优化。并根据以上低功耗设计点,使用仿真工具Verdi和VCS验证功能点,并使用UPF工具和Power Artist工具仿真测试用例。实验结果表明,采用本文提出的低功耗优化设计方案后,数据平面模块在空闲状态下功耗降低了20%,在正常工况下功耗降低了31%,在付出极少额外面积开销下,极大改善了模块功耗水平,使得基带芯片发热更小和封装成本更低。本文工作为5G基带低功耗设计提供了新的设计思路,有利于5G基带芯片设计的完善与发展。