应变硅材料迁移率高、能带结构可调,且其应用与硅工艺兼容,是当前国内外关注的研究领域和研究发展重点,在高速/高性能器件和电路中有极大的应用前景。而基于SOI技术的新型器件被认为是纳米范围内具有应用前景的器件结构。本文从器件结构、物理模型等方面对新型应变SGOI/SOI MOSFET进行了分析研究。主要的研究工作和成果如下：1.在SOI结构的基础上引进应变硅沟道,研究了堆叠栅介质全耗尽应变SGOI MOSFET新型器件,并对其特性作了一些初步探索。研究了该器件的制备工艺,分析了该器件的电学特性,给出了其能带结构及其它参数的应变模型。基于精确求解二维泊松方程,建立了堆叠栅介质全耗尽应变SGOI MOSFET精简的二维表面势解析模型、二维阈值电压解析模型和亚阂值斜率模型。分析结果表明该结构的器件能较好的抑制短沟道效应(SCE Short-Channel-Effect)、漏致势垒降低效应(DIBL Drain-Induced-Barrier-Lowering),并能提高其亚阈值特性。借助ISE软件验证了以上模型。结果表明理论计算模型和ISE模拟二者结果吻合较好。提出了一种新型的高k栅介质应变硅全耗尽SOI MOSFET结构。通过求解二维泊松方程建立了该新结构的二维阂值电压模型。在该模型中考虑了影响阈值电压的主要参数。分析了阈值电压与弛豫层中的Ge组分、应变硅层厚度的关系。研究结果表明阂值电压随弛豫层中Ge组分的提高和应变硅层的厚度增加而降低。此外,还分析了阈值电压与高k栅介质的介电常数和应变硅层的掺杂浓度的关系。研究结果表明阈值电压随高k介质的介电常数的增加而增大,随应变硅层的掺杂浓度的提高而增大。最后分析了该结构的短沟道效应和漏致势垒降低效应。分析结果表明该结构能够很好地抑制短沟道效应和漏致势垒降低效应。2.在分析传统体硅应变器件存在的问题和双栅器件的优点及双栅应变硅的简要介绍制作工艺的基础上,研究了对称堆叠栅双栅全耗尽应变SOI MOSFET新型器件。基于对二维泊松方程的精确求解,建立了对称堆叠栅双栅全耗尽应变SOI MOSFET沟道的二维电势,二维表面势解析模型及该器件的二维阂值电压解析模型、亚阈值电流和亚阈值斜率。借助ISE软件验证了以上模型。结果表明根据理论模型计算和ISE模拟二者结果较吻合。除了对器件物理的理论研究有很重要的意义外,对抑制短沟道效应的纳米级器件的设计也有重要的指导意义。提出了非对称双栅全耗尽应变SOI MOSFET新型器件。通过求解二维泊松方程,建立了非对称双栅全耗尽应变SOI MOSFET的表面势和阈值电压模型。分别对前栅表面势和背栅表面势及前栅阈值电压与背栅阂值电压进行了分析,并且借助ISE软件验证了以上模型。分析结果表明根据理论模型计算和ISE模拟二者结果吻合较好。该器件模型的建立不但对器件物理的理论研究有很重要的意义外,而且对抑制短沟道效应的纳米级器件的设计也有重要的指导意义。3.在结合异质栅结构器件的特点与应变硅器件的特点的基础上,研究了异质栅应变SGOI MOSFET新型器件。通过对二维泊松方程的求解,建立了该器件的二维表面势、二维表面电场和阈值电压模型。然后对以上模型进行了研究与分析。结果表明沟道中出现电势阶梯分布,靠近漏端的金属屏蔽了漏电压对源-沟道势垒的影响,抑制了短沟道效应。此外,分析得到该器件具有较好的抑制漏致势垒降低效应的能力。通过ISE软件验证了以上模型。验证结果表明根据理论模型计算和ISE模拟二者结果基本一致。提出了异质栅全耗尽应变SOI MOSFET新型结构器件。通过对该器件沟道二维泊松方程的求解,建立了非对称双栅全耗尽应变SOI MOSFET的表面势和阈值电压模型。在此基础上分析了该器件的电学特性。研究结果表明沟道中出现电势阶梯分布,靠近漏端的金属屏蔽了漏电压对源-沟道势垒的影响,抑制了短沟道效应。同时由于近源端存在电场峰值,电子的输运效率提高,电流增大。此外,漏端的电场峰值降低,有利于降低热载流子效应,并且采用ISE数值模拟软件验证了以上模型。研究了非对称异质双栅全耗尽应变SOI MOSFET新型器件。通过求解二维泊松方程,建立了非对称异质双栅全耗尽应变SOI MOSFET的前栅和背栅的表面势模型和阂值电压模型。比较前栅和背栅阈值电压确定该器件的阈值电压模型。同时,分析得到该器件有较好的抑制短沟道效应的能力。研究结果表明根据理论模型计算和ISE模拟二者结果较吻合。该新型器件模型的建立不但对器件的理论研究有一定的意义,而且对非对称异质双栅全耗尽应变SOI MOSFETs的设计也有重要的指导意义。综上所述,本文在SOI MOSFET结构的基础上,提出了几种新型应变硅器件结构,并以数值仿真和物理建模等手段作了大量和深入的理论分析,研究了它们的器件性能,得到了一些有意义的结果,为应变硅纳米SGOI、SOI MOSFET的实用化提供了指导。