论文部分内容阅读
全球IP业务流量在近几年内的激增对光纤通信系统提出了更高的要求。为了应对急剧增长的数据流量,先进运营商、标准组织、研究机构以及设备供应商已经将目光聚焦到了下一代光传输网络的技术和标准的研究工作中。相干光通信技术作为下一代光传送网络实现的关键技术,离不开高速数据转换器的保障。高速ADC和高速DAC是整个相干光通信系统中电路设计的瓶颈。但是目前国内高速ADC的发展还很缓慢,与国际上的差距巨大。针对国内高速ADC的发展现状和未来通信系统对高速ADC的性能需求,本论文研究并设计了4bit的超高速ADC。芯片采用时间交织技术,将4路并行工作的快闪式ADC多路复用,达到提高芯片总体采样率的目标,适用于在相干光接收机中对多电平调制的信号数字化处理。整个论文的工作持续了一年多,对基于双极型晶体管的ADC电路设计有深入的研究。本文的主要研究内容如下:1.对基于16QAM调制方式的相干光通信系统进行了仿真验证,指出了高速数据转换器在下一代光传送网络中的重要意义。详细介绍了相干光通信系统的各个主要模块,并分析了采用4ASK方式的16QAM调制格式生成方案。此系统为本文设计的ADC的应用场景,为电路设计提供了系统级的指标要求。2.完成了四通道时间交织技术ADC系统验证与建模。建立了理想的时钟分布电路、采样保持电路、4位并行结构ADC以及多路复用器的Verilog或VerilogA模型,采样保持电路采用跟踪保持的方案建模。验证了 4bit60GS/s的TI-ADC工作原理,为具体电路设计提供指导。3.设计了 4bit15GS/s的Flash ADC。重点分析了采样保持电路、差分参考电压阶梯、高速比较器以及采用电流模逻辑的数字编码器和多路复用器电路等。在电流模逻辑电路中,异或门和与门在传统结构的基础上设计了平衡结构,优化了各输入到输出的延时对称性。采用IBM 0.13umSiGe BiCMOS工艺设计了一款4位分辨率、15GS/s采样率的高速ADC芯片,芯片整体面积1050um×1890um,测试功耗 2.4W,最大采样率可达到 21.12GS/s,DNL 为-0.24LSB 和+0.58LSB,INL为-0.13LSB和+0.58LSB。在20GS/s采样240MHz正弦输入信号时,测试信号噪声失真比为14.37dB,有效位数2.1位。