MMU是虚拟内存管理实现的硬件基础，在现代处理器中扮演着非常重要的角色。本文基于ARMv4处理器，设计了一款微处理器，同时针对MMU中DTLB功耗过大问题采用PreTrans算法进行了优化设计。　　本文的主要研究工作包括：　　1、微处理器基本结构设计。ARM作为目前RISC计算机的代表，在嵌入式领域有着广泛的应用，掌握ARM处理器的设计方法，对了解嵌入式处理器的结构有重要促进作用。本文设计的微处理器内核兼容ARMy4指令集48条指令的44条，3条协处理器操作指令和1条软件中断指令除外。该微处理器内核拥有五级流水线结构，而且能够很好的兼容现有的编译器，方便调试。　　2、MMU结构的优化。采用静态随机存储器SRAM取代CAM的设计方法可以有效解决传统基于CAM设计的TLB工艺跃迁性差和功耗高两方面问题。针对两级TLB结构中查找匹配延时和功耗开销较大的问题，采用PreTrans预测机制对DTLB结构进行优化设计，在访存过程中可以有效减少对DTLB的访问次数。　　3、搭建验证平台，用矩阵乘法运算作为测试激励，对整体结构进行仿真，结合SkyEye模拟器，在确保程序执行正确的前提下，对DTLB的缺失次数进行统计。　　ARM架构的微处理器内核和内存管理单元(MMU)在SMIC0.13μm工艺下，使用Synopsys公司的Design Compiler进行逻辑综合时钟频率达到了200MHz。基于SystemVerilog搭建的验证平台，采用SkyEye指令级模拟器作为对比模型，使用基于Trace的对比方式，对测试程序的正确性进行了有效的验证。