随着集成电路工艺与技术的飞速发展,集成电路已经进入系统级芯片(SOC)阶段。高速、低功耗A/D转换器被广泛地用作模拟IP,特别是在通信和视频处理应用上。本文在0.35μm、3.3V数模混合CMOS工艺下设计了一种采样精度为12比特,工作频率为30MHz的低功耗流水线A/D转换器芯片。 本文采用了流水线结构以兼顾高速和低功耗要求,整个A/D转换器由11级组成,每级1.5比特,在前三级加入了电容误差平均技术。并且在设计中还采用了静态功耗较小的动态比较器,其较大的失调误差可以通过数字校正电路得以校正。运放的设计是流水线A/D转换器设计的关键,本文根据A/D性能指标要求,通过对A/D转换器的误差分析,得到了运放的增益和带宽约束。为同时实现高增益、大摆幅及高带宽,对传统的拓扑结构的运放在设计上作了改进。整个ADC的各个模块均通过了模拟仿真。 最后,版图设计采用了Chartered 0.35μm硅栅四层金属布线的CMOS工艺,整个版图均采用全定制设计方法完成。