锁相环(PLL)使得高稳定度、高准确率的间接频率合成成为现实,最常见的有整数分频和小数分频频率合成,它们在通信系统中的应用非常广泛。而在跳频通信等系统中,小频率间隔、短频率转换时间的矛盾,使传统的整数分频不能满足这一要求,因此,人们提出了小数分频的频率合成器,解决短频率转换时间和小频率间隔之间的矛盾,具有频率分辨率高、转换时间短、相位噪声低等优点。但小数分频技术的引入,也有带来了新的问题,即产生的杂散信号较为严重。为了减小因采用小数分频而产生的杂散,引入了多种消除小数分频杂散的方法和技术。在这些技术当中,Δ-Σ调制器技术能够得到任意小的精确的分辨率,而且其全数字的结构,在减小杂散时,几乎不受外界因素变化的影响。　　本论文主要研究了在小数分频频率合成器中消除杂散的单环Δ-Σ调制器技术,将过采样与Δ-Σ调制器相结合,来减小小数分频引起的参考杂散,进一步提高系统的性能。在单环结构中,单比特和多比特的方式使得Δ-Σ调制器具有不同于 MASH结构的性能,尽管理论上单环结构不及MASH结构稳定,但是由于利用多比特的电平扩展,不但可以保证系统的稳定,而且也能够减小功耗,更容易集成,能够满足诸多无线应用和跳频通信的需要。本文对它在小数分频中的应用进行了系统仿真,得出了它的采样速率、阶数等对小数分频频率合成器的影响;对于全数字的调制结构,利用可编程器件FPGA实现了Δ-Σ调制器和分频器部分,通过实验进行了验证,尽管实验结果不是很理想,但很好地证明了它容易集成的良好特性,进一步改进的工作正在进行中。