随着现代科学技术的高速发展，数据采集及其处理技术的应用越来越广泛，但由于科学研究和实际工程项目的需要，单通道数据采集已经无法满足设计的需求，多通道数据采集已成为发展的必然趋势。多通道数据之间的幅相一致性要求是很高的，因此多个通道的采样应当在时间上被同步触发，在本文涉及的项目中每个通道都有AD转换器，本文设计的多通道时序控制信号发生器完成对多通道的同步采样触发的控制。本文设计了一个多通道时序控制信号发生器，它以Xilinx公司Virtex-5系列的FPGA器件为控制核心，根据输入的触发信号和控制命令产生多通道采样系统的同步控制时序信号。首先给出了整体的硬件设计方案，结合器件性能指标要求对关键芯片进行了选型。然后在文中给出了具体电路设计原理图，包括输入时钟电平转换电路，串行通信电平转换电路，FPGA芯片及其外围配置电路，单路差分信号转换为多路LVDS差分信号电路和电源供给电路。最后在原理图设计完成后依据各芯片的数据手册将元件封装制作好。在设定元件封装的路径后将网表导入建好的电路板，然后完成布局布线等工作。本文使用Xilinx公司ISE13.3软件和ModelSim软件设计开发了FPGA执行程序。首先分析了RS-232串行通信的原理，给出了UART的具体设计方案，详细描述了其各模块的设计，然后完成了控制字缓存RAM的模块设计，最后在介绍了时序控制信号产生功能的基础上完成了该模块设计。将执行软件程序下载至FPGA芯片进行调试及分析，并将结果与设计性能指标进行对比，表明了系统设计的正确性。并且对已完成的工作进行了总结，提出了进一步完善的意见。