聚合物/纳米颗粒复合薄膜电双稳器件因成本低，制备工艺简单，存储密度大成为近年来电双稳器件研究中的热点。这种材料体系电双稳态通常是利用混合在聚合物中的纳米颗粒作为缺陷中心在不同电场下俘获与释放电荷而产生的。然而该体系的电导高低态转变的形成机制却尚无定论，甚至在相同材料体系制备的器件中会发现两种不同的转换机制:一种是FN隧穿电流机制，另一种是陷阱电荷限制电流（Trapped Charge-Limited-Current，TCLC）机制。众所周知，纳米颗粒大量存在的表面缺陷极易俘获载流子，而在制备聚合物纳米颗粒器件过程如果加入表面配体，纳米颗粒的表面缺陷会被不同程度地钝化。但在文献报道的研究中却忽略了纳米颗粒表面缺陷与电双稳形成机制的关联。本工作通过引入PEO这一绝缘聚合物，分别与具有和没有表面配体的ZnO纳米颗粒相混合，制备出两种工作机理不同的电双稳器件，从而研究了表面缺陷对器件电双稳特性形成机制的影响，同时研究了优化器件的方法。主要研究内容如下:　　(1)利用水热法制备了无表面配体包覆的平均尺寸在10nm以下的均匀ZnO纳米颗粒，将PEO与无包覆的ZnO纳米颗粒共混，形成较好的PEO表面包覆，从而显著减少了纳米颗粒的聚集，通过扫描电子显微镜SEM和能谱分析EDS-mapping测试表征复合薄膜的微观形貌和纳米颗粒在薄膜中的分散性。不同质量比PEO∶ZnO薄膜的光致发光光谱测试表明，虽然所有薄膜中纳米颗粒的表面缺陷明显存在，但随着PEO混合浓度的提高，可以显著提高对ZnO纳米颗粒表面缺陷的钝化。最后制备结构为ITO/PEO∶ZnO/Al的器件，对其进行电流-电压测试表明过少或过多的PEO含量会分别使器件的导电低态过高或高态过低，而在10∶1和20∶1的情况下，器件性能稳定，开关比显著提高，通过对I-V曲线进行线性拟合，发现器件从电导的低态到高态的转变归因于TCLC电流的形成。　　(2)通过光致发光PL谱测试，发现有表面配体包覆的ZnO纳米颗粒的表面缺陷被充分钝化;将其与PEO相混合，制备出ZnO分布均匀的混合薄膜，通过SEM和EDS-mapping测试对其微观形貌及材料分布均匀性进行表征。在此基础上制备了含有不同PEO与ZnO质量比的混合薄膜器件，电双稳测试发现，所有器件都具有相同的电导高低态转换规律，器件的I-V曲线线性拟合结果表明器件电导高低态转变是基于FN隧穿电流机制。在此基础上优化了该体系的器件，分别发现了最佳的PEO∶ZnO配比、混合薄膜的退火温度和薄膜的厚度。　　(3)通过对器件的I-V与C-V测试对比，确定了表面缺陷的存在与否直接导致了PEO∶ZnO这一器件体系的电双稳转变机制的改变。当表面缺陷存在的时候，电荷被纳米颗粒表面缺陷俘获，这样俘获的电荷容易释放出去。而当表面缺陷被充分钝化后，电荷被纳米颗粒体缺陷所俘获。从而前者器件的高低态转变机制归因与TCLC电流的形成，而后者为FN隧穿电流。这一研究揭示了为什么以往的不同报道中，相同聚合物纳米颗粒体系却显示出不同的电双稳转换机制。同时对比表明，具有隧穿机制的电双稳器件性能要优于导电机制为TCLC占主导的器件。