Turbo码的性能接近Shannon限，凭借极其优异的性能，Turbo码在提出之际就在编码领域引起轰动，成为该领域研究的热点。但是Turbo码有着译码算法复杂、译码延时长和消耗资源多等缺点。为了将Turbo码更加有效的应用于现实通信中，几十年来人们对其硬件实现做出了大量的研究工作。 本论文的展开是围绕广东省科技计划项目和广州市科技计划项目进行的。项目的工作是设计了一套基于FPGA的适用于TD-SCDMA标准的Turbo码编、译码器嵌入式系统。论文主要包括对Turbo码硬件译码核的设计，译码嵌入式系统的接口设计和系统软硬件的设计等三大部分。 论文的研究工作主要包括以下三个方面： 1、提出了一种基于FPGA设计的高效、优化的Turbo码编、译码器的硬件实现方法及结构。论述了Turbo码的译码算法，详细说明了MAX-LOG-MAP算法在FPGA中的实现方法，并具体地描述了Turbo码译码器的整体和内部模块的设计。在译码器的模块设计中针对传统迭代次数多，延时长，采用了流水线的设计，并采用了低迭代次数的方案；针对占用资源大的情况，采用了单子译码器分时复用的方法。 2、在FPGA中实现了接口控制模块和处理模块。接口控制模块通过USB2.0协议实现了FPGA与PC端高速地交互数据；处理模块则负责译码前、后端的所有控制工作；并编写了系统的应用界面和设计了系统的总体电路。 3、论文还介绍了PC端人机界面软件的设计，并做出参数说明和解释操作步骤。最后还说明了系统的硬件实物的组成，及其的电路总体设计等。本论文对于Turbo码在现实通信系统中的应用有一定的意义。