随着信息产业的高速发展,信息技术的时代已悄然来临。尤其是信息产业中的物联网芯片技术更是得到了前所未有的发展,而作为芯片系统中不可或缺的模块,中断控制器的作用举重若轻。中断控制器作为在芯片系统中连接外部中断设备与处理器之间的枢纽,随着芯片集成规模的越来越大,相应的CPU处理各种突发性事件也变的越来越复杂,如何高效快速的处理外设中断源事件也成为了衡量中断控制器性能好坏的一个重要指标。本项目所研发的IP便是能够实现快速处理外设中断源信号的高性能中断控制器。本论文首先深入分析了国内外中断控制器的发展历程以及近几年中断控制器研发所取得的进展。分析了AMBA AXI总线协议的架构、接口信号以及基本的传输事务,由于AXI总线传输信息的安全性和高效性特点,在此基础上制定了基于AXI总线协议的中断控制器的设计方案。并给出中断控制器的整体架构图,然后根据中断控制器的中断状态转化逻辑分析中断控制器的设计流程。再进行整体寄存器介绍,接着对中断控制器划分的几个模块进行详细的阐述,具体到各模块的整体架构图,主要模块逻辑结构图和相应的接口信号说明。重点通过一个实例阐述了不同优先级的中断信号在中断控制器上实现中断抢占的具体过程。项目采用自顶向下的方法使用Verilog语言对中断控制器进行设计,通过Perl脚本生成的测试平台。用VCS以及Verdi仿真验证工具对中断控制器进行系统级的仿真验证,接着进行覆盖率的收集。最后采用Synopsys公司的Design Compiler对设计代码进行逻辑综合,生成综合报告,产生门级网表,综合结果说明设计代码的时序和面积都满足要求。本文实现了一种可同时支持普通中断和快速中断的中断控制器的设计。可以实现根据不同优先级的中断信号来实现处理器的实时处理,提高了中断控制器的传输速率,大大增强了微处理器处理中断信息的工作效率。