金刚石具有禁带宽度大,载流子迁移率高,热导率极高等优异的电学性能,使其成为制备下一代高功率、高频、高温及低功率损耗电子器件最有潜力的宽禁带半导体材料。然而目前限制金刚石在器件领域应用的障碍是缺乏大尺寸高质量金刚石衬底,以及基于大尺寸衬底研制高性能金刚石器件的技术尚不成熟。本文采用微波等离子体化学气相沉积法（Microwave plasma chemical vapor deposition,MPCVD）优化单晶金刚石生长工艺,采用马赛克拼接法扩大高质量单晶金刚石尺寸,并通过离子注入剥离研究获得大尺寸自支撑金刚石膜的关键技术。基于高质量单晶金刚石、大尺寸直流电弧等离子体多晶金刚石衬底,通过在金刚石与金属电极之间引入高浓度硼掺杂外延层,降低接触电阻,获得高性能氢终端金刚石（C-H）金属氧化物场效应晶体管（Metal-oxide-semiconductor field-effect transistors,MOSFETs）,并设计 了稳定性更高的硅终端金刚石（C-Si）导电沟道,开发了硅终端金刚石表面制备工艺,实现了具有优异的增强型特性的硅终端MOSFETs。通过优化单晶金刚石生长工艺,实现了高质量外延层横向扩大生长以及10×10 mm CVD单晶金刚石的长时间稳定生长,并通过马赛克拼接生长获得了表面无多晶、高质量拼接缝的大尺寸单晶外延层。在C+注入的金刚石表面外延生长得到了与衬底质量相当的外延层,通过电化学刻蚀、剥离得到的衬底表面粗糙度低至1.10 nm,外延层剥离面粗糙度1.68 nm、厚度为100 μm。基于高质量单晶金刚石外延层制备的氢终端金刚石MOSFETs,栅长（LG）4 μm的器件表现出电流密度高达-320 mA/mm,开关比约107的特性。基于（110）直流电弧等离子体多晶金刚石衬底制备的氢终端MOSFETs,衬底上90%（100个）的器件电流特性分布均匀,LG=4μm、8 μm、10 μm、14μm对应的电流密度范围分别为 300-600 mA/mm、150-350 mA/mm、150-300 mA/mm和100-200mA/mm,对栅长和栅宽归一化后,电流密度高达-2000 μmmA mm-1。并且沟道在晶粒内与晶界处的器件分别实现耗尽型与增强型特性,增强型器件电流密度高达-400mA/mm,体现了大尺寸直流电弧等离子体多晶金刚石在电子器件应用的巨大潜力。通过在金刚石表面沉积SiO2结合高温热处理工艺在金刚石亚表面诱导出高浓度空穴载流子。SiO2/金刚石界面呈现连贯、平整、均匀且无应变特征,电子能量损失谱（Electron energy loss spectroscopy,EELS）分析表明界面处Si元素与C元素重叠,Si L-edge中的108± 0.5 eV发生展宽、并左移,证明了界面处存在 C-Si 键。通过 X 射线光电子谱（X-ray photoelectron spectroscopy,XPS）得到,在C1s和Si2p芯能级谱中,Csi1和Csi2相对于金刚石C1s产生了-1.40 eV和-2.30 eV的相对位移,Si2p芯能级谱中的Si1（100.37 eV）以及Csi1和Csi2均属于C-Si键。基于SiO2/（001）单晶金刚石界面研制的硅终端MOSFETs在573 K高温下获得了-290 mA/mm（LG=4 μm）的电流密度以及增强型特性,证明硅终端MOSFETs具有较好的高温稳定性。基于SiO2/（111）单晶金刚石界面研制的硅终端MOSFETs具有优异的增强型特性,阈值电压高达-16 V,电流密度为-167mA/mm（LG=4 μm）,还表现出优异的迁移率200 cm2V-1s-1（LG=10μm）以及极低的界面态密度3.8×1011 cm-2eV-1,展示了 C-Si/SiO2界面在金刚石FETs具有广阔的应用前景。