集成电路工业的发展提升了CMOS电路工作频率和集成度,同时也使得电路功耗密度不断增大。随着工艺特征尺寸的减小,电路系统的功耗按照指数形式增大。过高的功耗降低了系统的稳定性和可靠性,也使得封装变得困难。因此,低功耗设计越来越成为当前电路设计的重要部分。CMOS电路不断向深亚微米工业节点发展,晶体管的静态功耗不能再被忽略不计,必须被考虑到电路设计中。本文阐述了CMOS电路功耗并且基于双阈值低功耗技术设计改进了算法,并同时设计了基于双阈值电压的D触发器。本文主要内容如下：1.基于时序路径的双阈值电压算法的优化。本文通过对算法深入研究分析,在电路基础上建模,提出了基于电路节点最差负松弛裕量和改进的总负松弛裕量计算的优化算法,在每一轮优化中最优点选择更合理,替换的LVT单元数更少。2.触发器的优化研究。基于双阈值思想设计优化了D触发器,并且改进了触发器的时钟响应电路。时钟翻转由数据信号控制,类似于门控思想。该设计可以很大程度减小时钟翻转频率,减小时钟电路的动态功耗,效果显著。