我国集成电路的设计水平还很低,通信芯片的设计也是如此。微电子技术和智能计算机化辅助设计技术改造电子产品的设计已是一种必然的趋势。EDA工具在集成电路的设计工作中所占的技术含量越来越高,芯片设计项目的开发也日益依赖于EDA系统和先进的设计方法。TL16C554异步通信器件芯片项目是由中国电子科技集团公司第四十七研究所设计室开发的一块CMOS数字大规模集成电路。它包括四个增强型TL16C550异步通信器件以及可控逻辑功能。每一个通道都提供数据字符的串行到并行的转换。这些数据字从外围器件或调制解调器或CPU传输的并行到串行转换的数据字符。四个异步通信通道的状态在功能操作中的任意时刻都可以能被CPU读出。所获得的信息包括执行操作的类型,条件和遇到的错误信息。TL16C554能够被放置在一个交替的FIFO模式。该模式能激活内部的FIFO从而允许16位的字节在接收和传输模式中被存储。为了减小系统的辅助操作和达到最佳的系统效率,所有的逻辑功能都集成在芯片上。每一个集成异步通信器件包括一个可编程的波特率发生器,它能够对输入时钟进行1～216-1的分频。独立的发送控制,接收,线性状态和数据置位中断。论文中详细讨论了TL16C554的工作原理。同时也详细介绍了TL16C554电路分析与设计中遇到的各种电路类型和时序电路分析设计的基本思想。集成电路设计的各个阶段都与仿真紧密联系在一起,仿真是在Cadence EDA系统中利用Verilog-XL仿真器进行,使用Verilog HDL硬件描述语言。Verilog-XL仿真器是数字电路优秀的仿真工具,可对组合电路和时序电路仿真,仿真的结果是调用波形观察工具查看波形。本文详细讨论了设计中典型的子单元电路的仿真,分析仿真的原理和过程。版图设计完成后要做物理验证,主要做设计规则检查和逻辑与版图一致性检查,在检查通过后还要进行后仿真。只有通过后仿真的设计,才能保证设计的集成电路性能完全满足要求。本文详细讨论了TL16C554各种状态的