随着半导体工艺的不断进步,收发机芯片可以支持多种的通信协议,这些通信协议覆盖了较宽的频率范围。各式的设备为了具备多协议通信的能力,往往需要配置数个工作在不同频率的收发机芯片。这种方式不但挤占空间、提高成本,而且对芯片提出了很高的兼容性要求。本文在本振信号产生方面给出了一种单芯片的解决方案。本文分析和设计了电荷泵锁相环中的关键模块,包括鉴频鉴相器、电荷泵、环路滤波器和压控振荡器。本文采用自顶向下的思路,从锁相环顶层的环路结构、模型与性能指标出发,分析关键模块之间的制约,确定关键的设计参数;然后深入到各个模块内部,分析具体电路设计,包括器件选择、非理想因素与性能优化等。本文设计的压控振荡器具有宽带低增益的特点。推导了压控振荡器关键指标（包括调谐范围、增益、交叠范围和Band数量）之间的数学关系,采用了9bit电容阵列粗调,单组变容管细调的调谐方式,同时运用了多种相位噪声优化技术。测得振荡器增益小于80MHz/V,调谐范围为6.13GHz～12.37GHz,全频段相位噪声范围为-111d Bc/Hz@1MHz～-119d Bc/Hz@1MHz,FOMT值达到194.7d B～199.5d B。本文设计的鉴频鉴相器与电荷泵具有高速低失配的特点,无死区的线性鉴相范围达到-354°～354°。为了适应锁相环较宽的调谐范围,电荷泵的充放电电流大小3bit可调。电荷泵中运用了误差放大器来抑制充放电晶体管的沟道长度调制效应,添加了可变电容电路来加快晶体管的建立速度。电荷泵的静态失配与动态失配较小,在0.1V～1.1V的输出电压范围内,静态失配小于总充放电电流的1%。本文给出了一种三阶无源环路滤波器的设计方法,并从各模块噪声贡献的角度分析了环路带宽与相位裕度等环路参数的设计方法。所设计的锁相环具有相对带宽超过67%的调谐范围,并进行了流片与测试。测得锁相环的均方根抖动为442fs,功耗为50m W～73m W,Fo MT值达到245.1d B～246.7d B。