论文部分内容阅读
不停车收费系统（ETC）是物联网技术的一个典型应用,物联网要求成本低,体积小,功耗低,可靠性好,能源效率高。想要同时满足这些设计要求,最好的设计选择是实现全集成片上系统（SoC）,将射频电路、模拟电路和数字电路集成为一个复杂的单芯片数字通信系统。本文结合通信原理、模拟集成电路设计等相关理论,对基于5.8GHz DSRC ETC全集成射频接收机中的关键模块-逐次逼近型模数转换器（SAR ADC）和信号强度检测器（RSSI）进行了深入研究。5.8GHz DSRC ETC全集成芯片对ADC的功耗要求最为严格,对其速度和精度要求一般。通过对几种主流ADC的性能对比,我们发现在同等采样率和精度的要求下,SAR ADC的功耗最低,符合该全集成芯片的要求。在该ETC芯片中共有两种应用,一种是作为接收机链路的主ADC,将中频模拟信号转换成数字信号,送入基带解调;一种是作为辅助ADC,配合RSSI电路检测接收机链路上的信号强度,为自动增益控制算法提供依据。基于SMIC 0.13工艺,本文设计了一个8bit,32.738MHz采样率的SAR ADC,并且采用多种优化面积、功耗以及速度的设计方法。其数模转换器（DAC）电路采用分段电容阵列结构和“VCM-based”开关转换方法减小了总容值,降低了该模块的功耗;采样阶段,电容上下极板均采用栅压自举开关电路,避免了开关引入的非线性;比较器采用双尾电流型动态锁存比较器,没有静态功耗;采用异步逻辑的方法优化采样速率;仿真结果表明:在1.5V工作电压、32.768MHz采样频率下,ADC的信噪失真比（SNDR）为47.633dB,即有效位达到7.62bit,功耗约为0.516,品质因素FOM为80fJ/Conv。与传统的SAR ADC相比,该ADC满足了低功耗的设计要求,并且提升了其综合性能。本文针对5.8GHz DSRC ETC系统,提出并实现了一种新型的RSSI电路和结构,该系统采用两个RSSI与辅助ADC电路协作,将数字化的接收信号强度提供给收发器的数字基带。DCOC回路中的内部有源LPF能够实现RSSI电路的完全片内集成,从而有效地实现快速瞬态响应。为了满足宽输入范围的要求,使用两个动态范围较小的RSSI而不是一个动态范围较大的RSSI。这样就减轻了RSSI电路的设计复杂度。芯片测量结果显示,总输入动态范围为86dB,精度为±1.72dB,瞬态响应小于2。与文献中最先进的设计相比,总输入范围和瞬态建立时间分别提高了至少14.6%和300%。综上所述,本文介绍了应用于5.8GHz DSRC ETC系统射频接收机中的SAR ADC和RSSI的设计,以及AGC算法的实现。文中分别给出了这两个电路的具体模块设计以及前仿真结果,由于芯片没有固定的管脚供单独测试SAR ADC和RSSI,所以我们测试了它们的总体性能。在对芯片测试的过程中,我们可以确定SAR ADC和RSSI的设计满足了该系统的设计要求,能够正常工作。