半导体行业的不断发展对硬件的灵活性和性能提出了新的挑战，可重构计算系统因其对两者的较好折中而得到飞速发展，并逐渐从针对单一领域的应用转向面向多领域的应用。但由于缺乏通用的编程模型、相应的编译架构和并行化的编译方法，任务编译器的开发一直是可重构计算发展的难点所在。本文从可重构处理器的硬件架构出发，抽象出基于Remus-II的编程模型，建立了相应的任务编译架构。并针对代码并行度不高，硬件执行效率低等问题，提出了基于循环展开的迭代编译技术来优化编译性能，并通过模板库的开发与集成来降低迭代编译带来的额外编译开销。集成模板的迭代编译任务编译器前端通过标注选择将高级语言程序转化为中间表示或调用迭代编译模板；若调用模板，后端直接提取配置信息和接口文件，否则通过中间表示的解析、时域划分、存储约束生成重构配置信息和接口文件，最终整合主程序映射到主控核和重构阵列执行。本文对通过软件模拟和硬件仿真对任务编译器进行功能测试和性能分析。测试结果表明任务编译器的配置信息生成功能正确，对于媒体应用典型算法，如H.264解码中的IDCT、MC、ME等，其核心平均加速比达到15，而集成模板库后的模板调用平均编译时间减少90%。