论文部分内容阅读
模数转换器(ADC)是沟通模拟信号和数字信号的桥梁,大量应用在通信、雷达、数字测量、医疗影像和无线基站接收系统中。折叠内插ADC具有速度快、面积小、易于兼容数字工艺等优势,为超高速、中等分辨率的应用提供了最佳的电路设计方案。因此,本论文主要针对折叠内插ADC中的采样保持电路(THA)、折叠放大器、内插电路、比较器和编码器,运用Simulink软件分别建立了行为级模型,对电路的性能指标进行折衷设计。采样保持电路模块作为ADC的最前端模块,由采样开关和保持电容引入的非理想因素将不可逆地影响整个模数转换器的性能指标。在THA的行为级建模过程中,考虑了电荷注入效应、保持电容放电、输入馈通、开关热噪声、转换速率、孔径时间和失调电压等非理想效应,并且结合上述非理想因素的特点、数学模型以及输入输出特性,构建了一个完整的ADC中前端THA模块的Simulink模型。行为级时域仿真初步表明该模型能够实现采样-保持的基本功能,运用2048个点的FFT分析得到了THA电路的频谱图以及性能指标,并对THA中的非理想因素对采保电路性能的影响进行了仿真分析,指导了电路级设计。最后,通过与电路级仿真测试结果的对比,验证了采样保持电路行为级模型的精确性和有效性。之后,对折叠内插ADC中折叠放大器、内插电路、过零比较器以及编码器分别建立了行为级Simulink模型,并针对折叠放大器中输入失调、非线性增益、增益失配和限制性带宽等非理想因素,以及内插增益误差、比较器失调进行了建模,对模数转换电路的性能指标进行了折衷设计。根据行为级模型的仿真结果,对电路中的非理想效应进行了分析讨论,确定了设计指标要求下,电路级设计的电路参数,指导并改进了ADC的电路设计。行为级仿真结果表明,6位折叠内插ADC在3 Gsps采样速率下,有效位数(ENOB)达到了5.64 bit,微分非线性(DNL)和积分非线性误差(INL)分别为0.2 LSB和0.41 LSB,无杂散动态范围(SFDR)为45.42 dB,信噪失真比(SNDR)达到了35.74 dB。最后,采用1 μm GaAs HBT工艺对折叠内插ADC进行了流片和测试,样片测试结果表明,该ADC的芯片面积为4.32mm×3.66mm,ENOB为5.53 bit,DNL和INL分别为0.36 LSB和0.48 LSB,SFDR为40.92 dB,在6 V单电源电压供电下,ADC芯片所消耗的功耗为5.43 w。通过将折叠内插ADC的行为级仿真结果与样片测试结果进行对比,可以看到行为级仿真结果与样片测试结果基本一致,从而验证了所建立行为级模型的准确性和有效性。本论文的研究对ADC的行为级建模方法以及指导电路级设计具有一定的意义和价值。