论文部分内容阅读
随着集成电路的迅速发展,功耗的指标要求变得越来越高,现在已经是与性能和面积同时需要重要考虑的设计指标。特别是微处理器方面,因为微处理器的电路执行控制部件和算术逻辑部件运算比较频繁,会造成很大的功耗,如何降低微处理器的功耗也是近几年比较热门的研究课题。本课题主要基于微处理器芯片的低功耗技术进行了研究。低功耗技术在芯片设计的各个阶段都会涉及,本课题在系统的设计以及版图实现的阶段都应用了低功耗技术。本课题是基于X型DSP(Digital Signal Processor)的微处理来进行各种低功耗处理。在微处理器上,一般情况下,数据逻辑电路、存储器电路以及时钟网络这三大部分会造成很大的功耗。降低功耗首先考虑降低微处理器的工作电压,本文通过LDO(Low Dropout Regulator)分压进行对内核电压的降低来降低功耗;再在系统的设计上应用时钟的低功耗管理技术,通过CPU配置寄存器使低功耗模块工作来控制各个时钟模块,并设计了三种低功耗模式IDLE模式、STANDBY模式以及HALT模式来关断不工作的空闲时钟从而降低功耗;最后在存储器上进行了低功耗设计,为了使访问更加有效率,减少不必要的访问,本文设计对SRAM和ROM这两个存储体进行分块处理,存储器进行分块的低功耗设计,只需访问需要访问的块,不需要访问的块就不用驱动,因此会减少冗余翻转,从而降低功耗。上述前端设计完成之后,对X型DSP进行低功耗的物理设计,使用了含有多阈值电压单元的标准单元库,在关键路径使用低阈值电压单元满足时序,非关键路径用高阈值电压的单元来降低功耗。在微处理器版图的布局上,尽量把宏单元模块摆放在边缘,与IO信号相关的逻辑单元应放置于IO Pad附近;电源网络的规划上,宏单元模块多添电源条数;因时钟网络的翻转率比较高,选用电容小的金属层进行布时钟网络线等。通过从前端设计到后端的物理实现应用一系列低功耗技术,本文所设计微处理器芯片的功耗比国外同类型芯片降低了35%。最后,进一步对芯片进行低功耗的改进,重新对SRAM和ROM进行地址重组的优化,使频繁访问的地址集中在一个小的模块中,避免驱动大面积的存储体,从而达到节省功耗的目的,通过此改进,得到了功耗优化后的Y型DSP比上一版功耗又降低了11.3%。