随着MOS管制造工艺的进步以及SoC系统的广泛运用,包括：高速移动网络通信技术、GPS全球卫星导航技术、无线传感技术等,对SoC系统的低功耗诉求越来越高,因此,作为SoC系统中的功耗大户,对于存储芯片方面的功耗需求也越来越苛刻。在各种SoC系统所用的存储芯片中,SRAM由于其独特的优势,占据大约70%左右的比例。同时,根据相关预测,到2014年,SoC芯片全部面积的94%将由片上存储器所占据,SRAM电路作为芯片内嵌的存储器,是芯片必不可少的功能部件之一,其功耗的大小会直接影响到整个SoC芯片在功耗方面的表现。因此,能耗大户静态存储器(SRAM)的低功耗设计受到广泛关注。2005年麻省理工学院教授Anantha chandrakasan领导的亚阈值电路小组和德州仪器协会共同提出的一种新兴的低功耗技术：亚阈值电路设计技术。该技术通过将系统电源电压降低至器件亚阈值区域(Vdd<Vth)以获得极低的系统总功耗。但是,随着电源电压的极大降低,环境参数以及工艺偏差对亚阈值电路性能的影响亦呈指数级变化,极易导致传统结构存储单元电路出现致命的功能性错误。同时,随着电源电压的极大降低,由于SRAM中存储单元高密度集成的特点,位线上漏电流造成的静态功耗也不容小觑。因此,为保证存储单元电路能够在亚阈值区正常工作,有必要从存储单元电路设计理论、存储单元电路结构等各方面进行研究,并在此基础上重新进行存储单元电路设计首先,本轮文对近年的几类比较有代表性的SRAM存储单元结构进行了详细的分析。在此基础上,分析得到亚阈值存储单元结构设计上的侧重点,考虑到亚阈值工作电压下读稳定性面临的严峻考验,本论文拟定采用读写分离的结构来构造存储单元。其次,考虑到亚阈值工作电压下反相器电压传输特性严重恶化的情况,本论文针对传统结构反相器、采用DT技术反相器以及采用PDT技术反相器的电压传输特性曲线进行了仿真,仿真结果证明采用PDT技术的反相器无论是从开关阈值来看还是技术的可操作性方面来看都是构建存储单元较为合理的选择。最后,本文提出一种新型的8管SRAM存储单元结构。针对亚阈值工作电压下读操作对数据存储节点的影响,本文提出的SRAM存储单元结构采用了读写分离结构与PDT技术相结合的方法构建,在吸收了近年来相关论文针对SRAM存储单元设计思想的前提下,本文设计8管单元在尽可能减小面积损耗的前提下,保证了该结构有较好的噪声容限。应该指出的是,由于本文设计的8管存储单元采用了读写分离的结构,因此在晶体管尺寸比例的调整方面该单元无疑拥有更大的自由度,所以通过晶体管尺寸比例的调整本论文设计的8管存储单元在静态功耗和动态功耗上也可以获得令人满意的结果。关于尺寸比方面的考量及仿真本文中也有相应的说明。