论文部分内容阅读
本文针对大规模非结构网格生成在时间和内存上的瓶颈，综述了目前国内外非结构网格生成技术的现状及发展趋势，阐述并分析了生成非结构网格的一般技术和方法，通过结合图形处理器(GPU)的高运算性能，探究了一种基于GPU的并行网格生成技术。围绕该技术本文进行了相关方面的研究，论文的工作主要集中在以下四方面: (1)介绍了Delaunay三角化方法的基本理论，常用的DT网格生成算法，给出了每种算法实现的基本步骤，并对这些算法的优缺点进行了比较和分析，再结合并行化改造的难易程度，最终选取逐点插入算法来实现并行化的改造。 (2)针对目前分布式并行技术存在的不足，进行了GPU并行化技术方面的研究。对CUDA编程模型、存储模型、编程限制进行简要的介绍，总结出了GPU技术的应用场景。 (3)通过综合非结构网格的灵活性和GPU高运算性能，探究了一种面向非结构网格生成的GPU并行化方案，并建立了基于GPU的并行非结构网格生成(GPU-PUGG)的整体框架。同时，设计了框架体系中主要的内核函数，针对内核函数中涉及的关键技术进行了详细设计，然后，通过对实例的测试，提出了改进的方案。 (4)运用基于GPU的并行归约方法，提高了单元定位的效率;设计并采用了加锁机制，实现了计算域网格的自动分块;结合CPU-GPU异构体系的数据传输特点，给出了三种优化措施。 最后，将程序运用于测试算例，验证了基于GPU的并行非结构网格生成技术的正确性和可行性，实验结果表明:当网格规模在105数量级时，文中方法生成网格消耗的时间减为原来的1/5～1/3，且随着网格规模的增加，该方法带来的加速比呈上升趋势。