Delta-Sigma ADC是抗电路非理想性的最稳定的ADC,在目前大多数数字混合系统中占有重要地位。Delta-Sigma ADC由Delta-Sigma调制器(DSM)和数字抽取器组成,整体Delta-Sigma ADC的性能有Delta-Sigma调制器决定。由于Delta-Sigma调制器是一种自适应增量调制系统,在采用过采样和噪声整形两种技术下,Delta-Sigma ADC可以达到16bit~24bit的精度。本论文首先介绍了Delta-Sigma调制器的原理,阐述了本次单环二阶16bit Delta-Sigma调制器的设计。该调制器由积分器、比较器和电压基准组成,采用全差分开关电容电路(Switch-Capacitor)实现。论文首先在理论指导和行为级仿真优化的基础上确定了调制器的拓扑结构和级间参数,然后重点介绍了Delta-Sigma调制器的各个模块性能对系统的影响,论述了系统关键电路的工作原理和设计思想,介绍运算放大器的直流增益、带宽、摆幅、压摆率,比较器,电压基准,开关导通电阻对系统的影响,以此确定各个模块的指标,通过得到的指标需求完成设计;采用华润上华CSMC双层多晶,三层金属,N阱0.5μm CMOS工艺实现。在时钟频率为895kHz,输入信号频率为50Hz,单电源电压5V,参考电平±2.5V,仿真结果显示,SNR为100dB,满足我们对16bit ADC精度的需求。