三维相变存储器（3D PCM）使用多层交叉堆叠结构在保持优异存储性能的同时成倍提高了存储密度,因而备受业界关注,但随着阵列规模的提高,流经被操作存储单元以外单元的漏电流越来越大,这将带来严重的误读、误操作和功耗增加等问题。传统的三端选址器件（如MOS管）不适合进行三维堆叠,因此需要开发二端选址器件——选通管与相变存储单元集成来抑制漏电流,其中Ovonic Threshold Switch（OTS）凭借其与相变存储单元良好的集成特性脱颖而出,成为当前选通管研究的热点。但目前主要采用的Ge Se基OTS选通管（如As Te Ge Si Se）仍然存在开关比太小、开电压过大及材料体系复杂等问题。为此,本文提出了一种组分简单、性能优异的GeTe基OTS选通管,并结合软件仿真研究了其工作机制,得到的主要结果如下:（1）研究了自加热结构OTS选通管的制备工艺。测试并优化了薄膜沉积、紫外光刻和电子束光刻曝光剂量等关键工艺参数,设计并实现了高可靠的自加热器件结构及工艺流程,为后续调控OTS选通管的参数打下了坚实的基础。（2）揭示了GeTe基OTS选通管性能的变化规律。系统研究了选通管的特征尺寸、材料厚度、Te含量和电极材料等关键因素对阈值电压、开关比、关电流、漏电流等特性的影响。确保可以针对不同存储单元的集成需求,相应地调控选通管的性能参数。（3）通过C掺杂实现了可满足3D PCM集成需求的新型C-GeTe选通管。该选通管具备极低的关电流（从35 n A降至2.4 n A）、高开关比（4.2×104）、高开启速度（<10 ns）、良好的循环性能（107次）和出色的驱动能力（脉冲响应电流高达2～3m A）,综合性能优异,可满足3D PCM的集成需求。结合软件仿真和P-F模型能够推断出,C-GeTe选通管具备优异综合性能的主要原因是掺杂引起的较高的导带与准费米能级之间的能量势垒。