模数转换器是负责将模拟信号转换成为数字信号的器件。模数转换器有着非常广阔的应用范围,目前,高速高精度低功耗的模数转换器的核心设计技术还掌握在ADI、MAXIM、ST、TI等大公司的手里,并且大都是在超深亚微米的工艺线上流片的。无论是从市场需求,还是促进我国芯片设计能力来说,利用次新的工艺技术,开发自己的高速高精度低功耗的模数转换器都是很迫切的事情。本文设计的是10位20MHz流水线结构的模数转换器,设计基于CSMC 0.6um CMOS混合信号工艺。 本论文第一章介绍了A/D转换器的发展现状和CMOS流水线结构A/D转换器系统;第二章介绍了该芯片的设计流程和风格:第三章介绍了设计A/D转换器的总体构架以及模块划分;第四章介绍A/D转换器的电路设计;第五章介绍了比较器的设计;第六章介绍了本设计中设计并使用的电流预防大动态比较器;第七章介绍了仿真结果和版图;最后对本文的设计一个总的回顾和总结,并展望下一代A/D转换器的发展方向。 论文着重点在于模数转换器的高速高精度设计和功耗优化。主要的成果有:1、研究了流水线级电路的建立过程特性,在此基础上采取了一系列的优化,最后采用了输入SHA9级串行连接,相互结构一致的1.5-bit数字校正级电路、以及最后的1-bitADC的流水线转换结构;9组一位寄存器构成,一一对应于从MSB到LSB,其长度依次从10减少到1的延时对准寄存器阵列。设计的模数转换器在0.6um工艺下全部电路运行功耗仅为49mW,比同类电路的平均功耗要低13%,实现了低功耗的设计。2、设计了电流预放大动态比较器,在比较器的预防大级设计了电流放大电路,缩短了比较器的建立时间,建立时间仅为1.31ns,提高了比较器的速度,设计的动态比较器工作速度可以达到400MHz而功耗仅为0.3mW。