论文部分内容阅读
一个全方位的静电保护电路设计对集成电路的可靠性起着甚为关键的作用。本论文针对深亚微米工艺下集成电路可靠性的支撑技术——静电保护电路展开研究。基于近年来已有的理论研究成果及工艺特点,本文设计并实现了一种ESD保护电路结构,该电路结构应用于芯片X(0.18μm)和芯片Y(0.25μm)中。设计过程针对从电路结构到版图等多个层次进行优化,并最终进行了流片。现已成功应用在两款芯片中。流片后测试结果表明:本文所设计的直接用于I/O Buffer的ESD保护电路满足GJB548A-96标准要求。当被测引脚输入脉冲达到8KV后,经测试IC内部电路的Ⅰ-Ⅴ漂移曲线漂移量小于15%,即,相对Ⅰ-Ⅴ特性无变化。本文的主要研究内容包括以下几点:1.掌握了静电放电的机理、失效模式、放电模型以及常用器件ESD特性,研究了MOS晶体管回扫特性对ESD保护电路的影响,为ESD保护电路设计奠定了理论基础。2.设计实现了一种I/O Buffer的ESD保护电路。针对输入buffer的ESD保护电路,分析了其电路结构及回扫特性、闩锁效应、CDM放电模型等制约性能的因素。利用栅耦合优化结构,改善MOS管回扫特性,防闩锁双环结构以及CDM箝位等技术,对输入buffer的ESD保护电路进行改进,使其性能大大提高。针对输出buffer的ESD保护电路,改进了电路的驱动结构以及防闩锁双环保护结构,设计了小驱动电路保护结构,使其抗静电能力得到改善。针对电源之间的ESD保护电路,分析了其电路结构和噪声对保护电路性能的影响,并提出了增加匹配电容,使用栅耦合电路等改进方法。HSPICE模拟结果表明,该ESD保护电路对I/O Buffer性能影响较小。3.分析了影响芯片级ESD保护电路设计的因素并提出了性能改进方法。通过改进电路结构消除了由多组电源地之间产生的内部电路异常损坏现象。分析了噪声对芯片级ESD保护电路可靠性的影响,并提出了在I/O Buffer之间加入耦合电容的方法来抑制噪声。4.设计实现了高可靠性的ESD保护电路系统。对新工艺进行了研究,在对电路版图设计时使用ESD注入,厚栅氧,SAB等优化策略。通过对比前文中设计的电路以及芯片的电源结构,分别提出了基于0.25μm标准CMOS工艺(加ESD注入工艺)和0.18μm标准CMOS工艺(加ESD注入工艺)的ESD保护电路系统,并将其应用芯片的具体设计中。5.电路测试理论研究。研究了ESD保护电路几种不同的测试方法,以及故障判断和结果判读的方法。在ESD保护电路的测试中应用了本文研究的测试方法。