论文部分内容阅读
近50年来,半导体工艺和集成电路技术飞速发展,单个芯片集成的晶体管数量越来越多,完成的功能越来越复杂,系统芯片(SoC,System on Chip)的概念应运而生。系统芯片指在单一芯片上实现完整的系统级功能,主要特征为知识产权(IP,Intellectual Property)核重用和总线技术。随着SoC集成度的不断扩大,基于总线技术的SoC设计遇到了一系列瓶颈,如吞吐量受限,功耗、面积迅速增加,全局时钟难以同步,系统扩展性受限等,这大大制约了芯片规模的扩大和性能的提高。为了克服总线结构的不足,一些研究组织提出将片上互连网络(OCIN,On-Chip Interconnection Networks)结构应用于SoC设计,借鉴并行计算机互连网络的思想来实现大量IP核的互连,称为网络化芯片(NoC,Networks on Chip)。NoC采用全局异步局部同步(GALS,Globally-Asynchronous Locally-Synchronous)技术,支持并行通信,具有良好的扩展性。片上互连网络一般由资源节点、通信节点和通信链路组成,资源节点完成系统运算,通信节点实现资源节点间的通信,通信链路连接资源节点和通信节点。论文论述片上互连网络通信节点的设计实现,研究片上互连网络的仿真验证方法。论文提出片上互连网络路由器设计参数和设计流程。将参数融入到设计流程中,设计并实现了参数化路由器(PRNoC,Parameterized Router for NoC)。参数化路由器设计参数分为基本参数、扩展参数和性能约束参数,具有参数化、分布式、可测试、可扩展的特性。实验结果表明,PRNoC在TSMC 0.13um标准单元工艺下,worst case主频超过400MHz,占用0.25mm~2硅片面积。论文针对异质多处理器片上互连网络系统,设计了5类基于连接的、无丢失的网络通信协议。系统网络接口的设计依赖于资源节点的特性,根据资源节点的不同特性,论文设计实现了3类网络接口,分别称为主节点网络接口,计算节点网络接口,从节点网络接口。网络接口与通信协议有机配合,极大地提高了网络通信效率。实验结果表明,网络接口在TSMC0.13um标准单元工艺下,worst case主频超过400MHz。在设计片上互连网络通信节点的基础上,论文提出了片上互连网络的仿真验证方法。采用层次化仿真验证方案,自下而上、软硬件协同进行。仿真验证过程分为四层:基本组件仿真验证、链路层仿真验证、网络层仿真验证及系统联合仿真验证。论文在Modelsim及FPGA平台上构建了片上互连网络各层仿真验证平台,对设计的网络组件进行了功能仿真验证及性能评价。