随着电力电子技术的发展,人们要求不断提高电能的转换效率。绝缘栅双极型晶体管（Insulated Gate Bipolar Transistor,IGBT）作为半导体功率器件的关键元件,击穿电压BV、导通压降Von、关断损耗Eoff、d V/dt可控性、开启损耗Eon、短路耐受时间tsc等关键电学性能参数之间在器件设计时往往需要折中考虑。为了可以优化导通压降和关断损耗之间的矛盾关系,器件往往需要更加理想化的载流子分布。关于这个问题,目前在IGBT器件的发射极一侧引入载流子存储层（Carrier Stored Layer,CSL）已被广泛研究,载流子存储层的引入使得空穴堆积在其下方,可以增强其电导调制效应,进一步降低导通压降。但是这种设计方法也存在一个问题:CSL的掺杂浓度NCS过高会导致器件提前发生击穿,因此降低了器件的耐压。针对上述问题,作者以IGBT为研究课题,展开了一系列分析和研究,并且提出具体的改进措施。具体的研究工作总结如下:1.基于IGBT的一般器件结构对IGBT详细进行了理论分析,介绍了其工作原理。并且针对本文后续仿真提到的一些电学特性进行了分析,主要包括器件的阈值电压、开关特性以及开启和关断的机理分析。超结理论作为当前热门的技术,对其进行了介绍,以及详细分析了超结技术的工作原理。2.提出了一种具有重掺杂载流子存储层和自偏置pMOS的新型超结绝缘栅双极型晶体管（Pro-SJ-IGBT）。在漂移区P-pillar区的上方引入P型埋层区（P-buried）作为自偏置pMOS的源区来构成pMOS。在阻断状态时,自偏置pMOS自动开启,P-buried区和CSL的电位被开启的自偏置pMOS钳位,所以载流子存储层的掺杂浓度能被大幅度提高而不影响器件的击穿电压。在正向导通态时,重掺杂的CSL能有效增强漂移区的电导调制效应,从而减小器件的导通压降。在电流饱和时,自偏置pMOS同样会自动开启,从而分流大部分的空穴电流并屏蔽本征n MOS的漏源电压。因此,器件可以获得更低的饱和电流和更大的短路安全工作区（short circuit safe operating area,SCSOA）。仿真结果表明,相比传统结构A（Con-A）和传统结构B（Con-B）,新型的Pro-SJ-IGBT结构的短路耐受时间分别提高了52.7%和86.7%;另外,在相同的导通压降下,其关断损耗相比于Con-A和Con-B分别下降了66.9%和49.1%。3.提出了一种具有重掺杂载流子存储层和P型肖特基二极管的新型载流子存储槽栅双极晶体管（Carrier-Stored Trench Bipolar Transistor,CSTBT）。P型埋层区（P-bury）的电位被串联的P型肖特基二极管p SBD与PN二极管钳位,因此P-bury层将CSL的电位屏蔽在较低值。因此,CSL可以被重掺杂,从而显著改善了导通压降和关断损耗之间的折中关系。仿真结果表明,在导通压降为1.1 V时,与传统的具有浮空P-base区的CSTBT（FP-CSTBT）相比,提出的CSTBT的关断损耗降低了27.9%。此外,由于P-bury层的屏蔽作用,该CSTBT的饱和电流密度比FP-CSTBT降低了52%,显著增大了器件的短路安全工作区。在导通压降为1.1 V时,该结构的短路耐受时间也得到了明显的增加。论文基于理论和仿真分析,对两种新型IGBT进行了较为深入的研究,得出了一些具有参考价值的结论,对于未来进一步的实验研究和应用研究具有重要参考价值和意义。