低压差线性稳压器(LDO)凭借其较高的电压处理能力,更低廉的成本以及更小的芯片面积获得了越来越广泛的应用。出于工艺、能耗及性能方面的考量,降低芯片工作电压成为趋势,然而传统模拟LDO不能在低压状态下工作,数字LDO可以在低压工作却同时带来了输出纹波增大,电源抑制比降低(PSRR)的新问题。因此在满足超低电压工作的前提下,设计出更高性能的LDO电路是极具意义的。本论文提出了一种新颖的超低电压的通用模拟LDO设计方法,它允许传统模拟LDO在超低电源电压下工作。该结构通过使用供电分离技术以及一种新型轻量级本地生成电源(LLGS)保证误差放大器(EA)在适当的电源电平下工作,LLGS是一种用于局部电平调节的新方法。一种无输出电容(OCF)LDO被设计出来旨在验证此结构。与现有设计相比,该设计在降低供电电压、减少纹波,提高PSRR方面具有很大的优势。该设计采用130 nm UMC CMOS工艺,有效面积为0.0132mm~2。测试结果表明,该设计可以在0.5V电源下提供高达100 mA的最大负载,最低100mV压差和-30dB PSRR。